移相器 verilog

代码说明：

这是移位器对Verilog一个桶式移位器的结构通用的方法需要生成块。 for循环中产生块将揭开在编译时，不运行时间就像一个for循环像一个永远阻塞。为了保持它的通用也有有2比1多路复用器有一个参数化的宽度。仅供参考，你可以使用与功能代码太生成模块，例如注释掉mux_2to1实例并取消它下面的赋值语句。通过读取IEEE标准1800年至2012年§27.生成结构了解更多有关生成块。