登录
首页 » Verilog » 与旋转方向检测的 verilog 数字转速表

与旋转方向检测的 verilog 数字转速表

于 2022-03-01 发布 文件大小:406.40 kB
0 136
下载积分: 2 下载次数: 1

代码说明:

这是一个完整的工作模块编码在 verilog 检测的旋转车轮的旋转速度。它也给旋转的方向。这可以在 fpga 板直接实施,此模块内还有一个特别的小模块,以生成测试信号的面积。所以你不需要连接一个车轮与旋转编码器来测试 speedo 米。这就是独一无二的关于此模块 !!!cheerz!! 享受

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • tb_modular
    Matlab to hdl code for Least_square testbench
    2020-06-17 12:20:02下载
    积分:1
  • Project7_5
    说明:  基于fpga状态机的交通灯设计,亮灯时间自己修改,程序简单易懂。(Traffic light design based on FPGA state machine, light time self-modifying, the program is simple and easy to understand.)
    2020-06-18 04:00:01下载
    积分:1
  • 单周期数据通路verilog
    根据单周期数据通路的设计流程及各种控制信号设计了这个单周期 CPU在处理指令时,一般需要经过以下几个步骤:    (1) 取指令(IF):根据程序计数器PC中的指令地址,从存储器中取出一条指令,同时,PC根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到“地址转移”指令时,则控制器把“转移地址”送入PC,当然得到的“地址”需要做些变换才送入PC。    (2) 指令译码(ID):对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。    (3) 指令执行(EXE):根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。    (4) 存储器访问(MEM):所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。    (5) 结果写回(WB):指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。    单周期CPU,是在一个时钟周期内完成这五个阶段的处理。
    2022-03-04 22:49:03下载
    积分:1
  • UART_real_time_clock
    This is an UART real time clock
    2009-06-07 01:21:41下载
    积分:1
  • CodedLOCK
    基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释(FPGA-based design and implementation of electronic locks, language is VHDL language, annotated)
    2013-08-27 21:37:06下载
    积分:1
  • 20190717
    说明:  uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • 数字手电筒
    涉及三个文件: 源文件、 鼓励文件和验证文件,可以调节整体工作的一个基本的手电筒
    2023-06-16 18:35:03下载
    积分:1
  • VHDL-DDS
    基于FPGA的DDS信号源设计,32位相位累加器,产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)
    2013-06-27 15:16:15下载
    积分:1
  • sample_tcam.tar
    verilog RTL code for simple TCAM
    2014-06-25 15:50:08下载
    积分:1
  • sim_uart
    uart 收发器 verilog 代码,实现自收发功能 sys clk = 25m, baud 9600 停止位1, 无校验位; 代码实现了串口自收发功能,及把从 PC 收到的内容都发送会 PC, 其他波特率,自行修改代码即可,在 alter 的FPGA 上调试通过; (verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no parity code from the transceiver features a serial port, and the contents received from the PC will send the PC, another Potter rate, self-modifying code can, in the alter of the FPGA, debugging through )
    2010-10-10 21:49:46下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载