-
Image-Compress-FPGA_DSP
比较详细的阐述了图像压缩的原理,并基于DSP和VHDL实现该系统,最后在FPGA上通过.(More detailed exposition of the principles of image compress, and VHDL-based implementation of the system, and finally in the FPGA.)
- 2013-11-13 15:17:01下载
- 积分：1
-
HB1
说明： 半带滤波器，用于sigma-delta DAC中的设计(Half-band filter for sigma-delta DAC design)
- 2020-12-23 10:29:06下载
- 积分：1
-
基于FPGA的VGA彩条显示 可用PAXplusII仿真
基于FPGA的VGA彩条显示 可用PAXplusII仿真-FPGA-based VGA color display available PAXplusII Simulation of
- 2022-07-12 22:45:31下载
- 积分：1
-
Verilog 编写的IP核，512K的16位SRAM
Verilog 编写的IP核，512K的16位SRAM-Written in Verilog IP core, 512K 16-bit SRAM
- 2023-01-13 23:15:04下载
- 积分：1
-
hdl_adder
说明： MATLAB to HDL Code conversion
- 2020-06-17 12:40:01下载
- 积分：1
-
vhdl,序列信号检测模块，此模块检测1110010，可改为任意序列，输出电位为1为检测出，否则为0...
vhdl,序列信号检测模块，此模块检测1110010，可改为任意序列，输出电位为1为检测出，否则为0-vhdl, sequence of signal detection module, this module testing 1.11001 million, can be changed to an arbitrary sequence, the output potential of an as detected, otherwise 0
- 2022-10-12 22:25:03下载
- 积分：1
-
ds18b20_verilgo
艾米电子的verilog HDL描述的DS18B20的程序(Amy verilog HDL description of the procedures DS18B20)
- 2010-10-26 11:25:18下载
- 积分：1
-
on a serial data input timing will be based on output data using two procedures
关于一个串行数据输入 根据时序将数据分两路输出的程序 -on a serial data input timing will be based on output data using two procedures
- 2022-07-26 17:19:57下载
- 积分：1
-
FPGA programming serial communications, the entire source code. Including the si...
FPGA编程实现串口通信，源代码全。包括仿真程序。-FPGA programming serial communications, the entire source code. Including the simulation program.
- 2022-08-25 19:14:53下载
- 积分：1
-
用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。...
用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。
- 2023-09-04 22:05:02下载
- 积分：1
