网站首页

乘法器的vhdl语言描述.本人调试已经通过

于 2022-03-03 发布文件大小:29.29 kB

 0  138

下载积分: 2 下载次数: 1

我要下载

代码说明：

乘法器的vhdl语言描述.本人调试已经通过-Multiplier described in VHDL language. I have been through the debugging

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

memristor
忆阻器的PSPICE仿真，是忆阻器的宏模型，适合于cadence16.5版本(memristor PSPICE simulation)

2021-02-20 09:39:43下载

积分：1
Verilog
verilog编程语言的讲解，有电子科技大学出版(verilog programming language to explain, there is the University of Electronic Science and Technology Publishing)

2013-08-14 09:21:43下载

积分：1
ahdl--sine-wave-code-with-rom-look-up-table_imp
hi this is an verilog codes

2011-11-11 14:30:21下载

积分：1
LCD1602-TEST
利用verilog驱动LCD1602 本实验是用LCD1602显示英文。（LCD带字库）(//Use verilog driver LCD1602// video tutorial for all of us 21EDA e-learning board// The experiment is LCD1602 display in English. (LCD with font))

2013-12-16 13:51:35下载

积分：1
verilog的SPI源码
说明： verilog语言编写的简单FPGA 的从机模式 spi 通讯(Slave mode SPI communication of FPGA)

2020-03-29 10:35:14下载

积分：1
波形发生器，用于编写testbentch文件。非常实用
波形发生器，用于编写testbentch文件。非常实用-Waveform generator, for the preparation of testbentch files. Useful

2022-10-22 19:55:04下载

积分：1
TimeGen3
能够绘制数字电路的时序图，是fpga工程师时序设计和分析的神器(for digital circuit timming design and analysis)

2017-12-27 19:34:23下载

积分：1
MIPSTOP
说明： misp顶层文件，verilog实现misp架构，并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)

2020-06-18 04:40:02下载

积分：1
06042349
Dynamic Power Management for the Iterative Decoding of Turbo Codes

2014-04-04 15:03:28下载

积分：1
RScoder
基于FPGA的RS编码器设计，verilog hdl语言。(RS encoder FPGA-based design, verilog hdl language.)

2011-07-17 22:18:08下载

积分：1

696518资源总数
106182会员总数
24今日下载

乘法器的vhdl语言描述.本人调试已经通过

0 个回复

热门标签

热门下载