登录
首页 » VHDL » 16 point radix 2

16 point radix 2

于 2022-10-05 发布 文件大小:9.26 kB
0 32
下载积分: 2 下载次数: 1

代码说明:

使用 c languageit 的 16 点基 2 fft 代码将 16 点时间域序列转换为频率域

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2...
    输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2-a afdg jhg dfgh r fbnrfer
    2023-02-24 12:15:03下载
    积分:1
  • lab7_files
    关于Digilent Atlys Spartan-6 FPGA development board audio ac97的讲解及具体应用的源码(Digilent Atlys Spartan-6 FPGA development board audio of ac97' s presentation as well as the specific application' s source code)
    2013-02-01 11:02:38下载
    积分:1
  • qianzhaowang
    一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP,实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)
    2019-01-21 17:18:13下载
    积分:1
  • decoder_38
    这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)
    2013-08-04 09:53:07下载
    积分:1
  • 标准的异步串口通讯设计程序――基于VHDL编程
    标准的异步串口通讯设计程序――基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
    2023-04-04 00:20:03下载
    积分:1
  • SASX
    说明:  Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • 有限状态机 — FSM
    有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中,状态寄存器的下一个状态不仅与输入信号有关,而且还与该寄存器的当前输入有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
    2022-07-18 13:01:32下载
    积分:1
  • FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第四个文档...
    FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第四个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The fourth document
    2022-05-31 19:32:45下载
    积分:1
  • sd_ctrl
    利用verilog实现对SD卡的控制,可以实现对SD卡的读写。(Verilog SD)
    2020-12-27 21:49:03下载
    积分:1
  • I2C MASTER
    说明:  I2C verilog code I2C僅使用兩個雙向開漏線,串列資料線(SDA)和串列時鐘線(SCL),上拉了電阻。使用的典型電壓是+5 V或+3.3 V(雖然其他電壓系統也是允許的)。 在I2C參考設計中,使用7位或10位(取決於所使用的裝置)位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式,但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點,並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性,例如16位元尋址。(I2C verilog code I2C (Inter-Integrated Circuit))
    2019-03-20 19:25:23下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载