登录
首页 » Verilog » GAMMA 校正

GAMMA 校正

于 2022-03-04 发布 文件大小:933.16 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

基于Altera DE2 实现图像的GAMMA校正, 图像通过DE2 pannel存入sram中,对sram 中的图像像素进行gamma 校正后存回sram中,最终处理效果可通过将DE2连接至CRT屏幕,通过DE2 pannel将图像显示在CRT 屏幕上

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • I2C slave设计代码
    I2C slave功能模块的一种实现方式,简单易根据自己实际需求做修改,已经过FPGA验证可以很好的工作
    2022-03-20 06:59:34下载
    积分:1
  • code
    PLL中的TDC和DCO代码,是TI公司团队的,相当经典的代码,非常不错(the code of TDC and DCO)
    2020-12-10 10:29:19下载
    积分:1
  • AD5764 verilog hdl 代码,它工作得好
    把它写在 verilog hdl 代码中,在我的板测试,效果很好,你可以将它直接复制到您的项目,然后使用它没有任何问题
    2022-07-07 07:08:04下载
    积分:1
  • dotdisplay
    16*16点阵横向移动显示!采用QUARTUS II 9.0编译通过!(16* 16 dot matrix display lateral movement! Compiled by using QUARTUS II 9.0!)
    2011-11-04 22:14:49下载
    积分:1
  • niossram
    altera fpga ep3c25器件微处理器开发,niosii+sram, 已编译通过,可直接下载到开发板(altera fpga ep3c25 the development of microprocessor devices, niosii+ sram, compiled through, can be directly downloaded to the development board)
    2009-04-13 13:26:42下载
    积分:1
  • FPGA2-DSP2-EDMA
    例程是基于quartus的,FPGA通过EMIF给DSP发送数据,里面包含了一个简单的状态机和一个基于IP核的fifo,适合初学者(Routine is the FPGA to send data to the DSP via EMIF, which contains a simple state machine and an IP-based core fifo, suitable for beginners)
    2020-12-04 16:09:24下载
    积分:1
  • uartfifo
    串口通信例程,使用FIFO数据缓存。Verilog源码,基于FPGA的uart开发,加深理解。(uart communication)
    2017-04-20 22:16:21下载
    积分:1
  • Verilog-classic-tutorial
    Verilog经典教程,非常好的资料!值得一看!(Classic Verilog tutorials, very good information! Worth a visit!)
    2012-11-12 09:32:53下载
    积分:1
  • FPGA的I2S接收模块 audio_in_buff
    说明:  用于FPGA的I2S接收模块,仅供学习和参考(audio-i2s receive.use fpga.)
    2019-04-21 12:11:23下载
    积分:1
  • vote7
    说明:  自己设计的一个其人投票系统,对于VHDL初学者可以参考下(One of their own design their human voting system, for VHDL beginners can refer to the following)
    2009-08-30 09:25:04下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载