登录
首页 » Verilog » qsys-niosii-triple-speed-ethernet-3c120-v10-1

qsys-niosii-triple-speed-ethernet-3c120-v10-1

于 2023-09-07 发布 文件大小:5.87 MB
0 234
下载积分: 2 下载次数: 1

代码说明:

qsys-niosii-triple-speed-ethernet-3c120-v10-1

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于sopc的IIC总线设计完整设计sopcIIC
    该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。 (This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is written in c language. The project is to complete the project, according to the reference and a higher economic value. The example is a project originally done. The whole project is in the Quartus II 7.0 and the nios IDE development environment.)
    2020-07-12 00:58:53下载
    积分:1
  • pipeline_booth_mult_16
    用流水线的方法实现16位乘法器,运算速度快,消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)
    2020-09-29 18:17:44下载
    积分:1
  • QPSK
    说明:  基于FPGA的QPSK调制解调电路设计与实现 (QPSK)
    2010-04-07 14:15:21下载
    积分:1
  • PWM
    说明:  通过一个计数器来实现输出信号的占空比要求,可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the LED can be seen by adjusting the dial switch.)
    2020-06-16 13:20:02下载
    积分:1
  • dingshi
    定时器加数码管显示源码,以及test bench测试模块源码,经modelsim仿真结果正确(Timer plus digital display source code, and test bench test module source code, by modelsim simulation results are correct)
    2013-07-27 10:34:41下载
    积分:1
  • tlc5615
    TLC5615串行DA的驱动接口,采用verilog编程(TLC5615 driver DA serial interface using verilog programming)
    2009-04-27 11:59:22下载
    积分:1
  • 基于FPGA的国密算法SM3实现
    本模块是基于FPGA实现的国密哈希算法SM3,采用verilog语言进行编程。
    2023-05-15 06:00:03下载
    积分:1
  • A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation
    A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation 含Verilog源代码以及设计文档 本文件夹里面的是实现pic10 CPU的全部verilog代码以及相应的测试脚本代码,当然有一些模块是在quartus中直接编辑波形测试的,所以没有响应的测试脚本文件。 tri_state_port的测试还未完成,test_pic10_status_reg.vt和test_pic10_tri_state_port2.vt都没有完成测试任务 其中有三篇文档: PIC10_RISC_Design.pdf:原文(verilog代码基本都来自原文,对一部分进行了改进),这篇文章写得非常好 PIC10F200_单片机IP核的实现.pdf:对上面的文章结合自己的实验过程进行了翻译和改写,给大家参考 PIC10F:PIC10系列单片机的手册
    2022-01-25 19:42:36下载
    积分:1
  • 一种新型设计的可逆 2:4 译码器
    可逆的逻辑已收到
    2023-03-10 23:00:04下载
    积分:1
  • r80515
    r80515源代码,包含说明文档。FPGA验证通过(r80515 source code, including documentation. Verified by FPGA)
    2011-04-19 10:14:01下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载