登录
首页 » VHDL » 大屏幕led点阵显示的驱动时序。 使用vhdl语言描述。其中rom文件可以使用lpm_megcore自动生成。...

大屏幕led点阵显示的驱动时序。 使用vhdl语言描述。其中rom文件可以使用lpm_megcore自动生成。...

于 2022-03-05 发布 文件大小:3.80 kB
0 97
下载积分: 2 下载次数: 1

代码说明:

大屏幕led点阵显示的驱动时序。 使用vhdl语言描述。其中rom文件可以使用lpm_megcore自动生成。-big screen led to the dot matrix display driver timing. The use of VHDL description language. Rom which documents can be automatically generated using lpm_megcore.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • stop_watch
    采用Quartus2编写的电子秒表电路 实现计时、暂停等功能(Quartus2 prepared using electronic stopwatch timer circuit, suspension and other functions)
    2008-04-27 13:04:03下载
    积分:1
  • High
    高性能FPGA应用领域及其研究,FPGA的开发流程-High-performance FPGA applications and research, FPGA development flow
    2022-09-28 01:00:04下载
    积分:1
  • tr_wave
    FPGA编写的三角波发生器,可以产生100HZ~500KHZ以上的三角波,波形稳定(FPGA prepared triangular wave generator, can produce more than 100HZ ~ 500KHZ triangle wave, waveform stability)
    2007-08-25 03:15:38下载
    积分:1
  • USB转RS232
    USB转RS232RSTTLRS485FT232+SP213串口的原理图AD画的(USB to RS232RSTTLRS485FT232+SP213 serial port schematic AD drawing)
    2020-07-01 04:20:02下载
    积分:1
  • 数字频率计
    该项目用来测量频率。它有三个范围,其中包括 0.01 赫兹 ~ 1 Hz,1 ~ 100 Hz 和 100 ~ 10000 Hz。这样的结果将是最好的程序能自动调节到最佳的范围内。这个项目是在 Altera 软件 8.1 上进行验证。
    2022-08-26 07:45:48下载
    积分:1
  • 54948739-Digital-Signal-Processing-With-Field-Pro
    I am in need of some codes of HDL
    2014-02-10 22:18:48下载
    积分:1
  • In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...
    在Altera芯片2C35F672平台上的FFT程序,采用DSPBuilder5.0,生成Verilog文件。开发环境:QuartusII5.0。-In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Verilog file. Development Environment: QuartusII5.0.
    2022-03-16 05:08:13下载
    积分:1
  • ldpc-for-fpga-decoding
    ldpc译码算法的matlab实现,码长960,码率1/2,完全模拟fpga硬件实现语言,量化处理。(ldpc decoding using matalb,code length 960,code rate 1/2)
    2021-04-12 21:38:56下载
    积分:1
  • veval
    It is vhdl code for defining a finite state machine
    2009-08-07 18:06:13下载
    积分:1
  • pps_ketiao_rb2
    说明:  FPGA程序,使用Verilog语言生成1个脉冲可调的PPS脉冲信号。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载