登录
首页 » VHDL » Spartan 3E

Spartan 3E

于 2023-08-09 发布 文件大小:424.13 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

这种设计允许您实验用脉冲宽度调制 (PWM) 由 PicoBlaze 处理器执行。作为提供,设计将允许您向控制 12 PWM 通道 ; 8 个通道控制板上的 8 个 Led 的强度和剩余的 4 通道上设有连接器 "J4" 你在哪 可以观察你应该对示波器的访问。你可能也喜欢尝试简单电阻电容 (RC) 平滑电路连接到接头引脚可创建附加数字信号到模拟 (D/A) 转换器或尝试控制马达通过驱动晶体管。 脉宽调制实现了 1 千赫和 8 位分辨率 (256 个步骤) 的脉冲重复频率 (PRF)。为每个 LED 或 "J4" 输出占空比可以独立使用简单的命令输入一个简单的终端程序在您的 PC 上设置 (超级终端是理想的)。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA实现 DDS_讲的非常详细,师兄的一片论文
    FPGA实现 DDS_讲的非常详细,师兄的一片论文-FPGA realize DDS_ talked about in great detail, of a senior thesis
    2023-03-01 11:00:04下载
    积分:1
  • (15-7-2)BCH
    Verilog HDL 语言编写的(15,7,2)BCH编码和译码功能(Verilog HDL language (15,7,2) BCH encoding and decoding functions)
    2020-10-29 11:19:57下载
    积分:1
  • 20190718 - Copy
    this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device
    2020-06-21 21:20:02下载
    积分:1
  • I2C is a two
    I2C is a two-wire, bi-directional serial bus that provides a simple and efficient method of data exchange between devices.
    2022-10-23 17:25:02下载
    积分:1
  • dpll
    用verilog编写的全数字锁相环,包括鉴相器,模K计数器,加减脉冲模块和分频模块,都经过验证(verilog based digital phase lock loop design, including phase detector,mode K counter, increment/decrement counter and frequency divider )
    2014-04-22 08:36:53下载
    积分:1
  • Character_LCD
    This Book description about LCD in Board DE2
    2012-07-06 11:28:58下载
    积分:1
  • MATLABwaveanalysis
    小波分析wave analysiswave analysiswave analysis(wave analysiswave analysis)
    2009-12-16 10:56:09下载
    积分:1
  • SPWM
    利用FPGA内核产生SPWM波,并且频率可调(The FPGA kernel is used to generate SPWM waves, and the frequency is adjustable)
    2020-12-08 20:19:19下载
    积分:1
  • 遥控器接收解码电路
    设计遥控器接收解码电路。该电路接收编码后的串行数据,解码输出数据。电路接收 到的串行数据的格式为: 4 位同步码“ 1010”, 4 位数据(高位在前), 1 位奇校验码(对前 8 位数据校验)(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial data received by the circuit is: 4 bit synchronous code "1010", 4 bit data (high in the front), 1 bit parity check code (check for the first 8 bits of data))
    2017-11-27 15:10:34下载
    积分:1
  • vhdl编的dds函数发生器,完成sin(x)曲线的生成
    vhdl编的dds函数发生器,完成sin(x)曲线的生成-vhdl function generator dds compiled to complete the sin (x) curve is generated
    2022-07-02 02:04:16下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载