网站首页

8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展

于 2023-06-13 发布文件大小:1.06 kB

 0  118

下载积分: 2 下载次数: 1

我要下载

代码说明：

8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展-8 deep, 9-bit wide FIFO VHDL source design, for improving on this basis can be extended

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

7941952NCO_sin
NCO 代码设计使用VHDL语言 (nco)

2009-05-23 16:39:37下载

积分：1
endat_c
说明：用于读取海德汉绝对位置编码器的位置数据。ENDAT2.1接口(Read the data from ENDAT2.1)

2021-04-21 18:58:49下载

积分：1
Continuous_delay_control_Farrow
说明： matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)

2019-06-14 09:10:59下载

积分：1
VGA显示彩色图像，VHDL，Quartus
vga显示彩色图像ip，alter开发板-vga display color image,vhdl,quartus

2022-09-20 17:40:02下载

积分：1
Endat_2
Endat slave interface

2021-04-21 19:38:49下载

积分：1
vhdl_codes
D-flip flop vhdl implement code

2012-04-13 14:03:13下载

积分：1
CD1_MT9V034_RAW_TRANS
基于FPGA的UDP网络图像传输实验，FPGA完成了MT9V034的RAW图像采集缓存，NIOS完成了图像的UDP封包，DM9000芯片完成了MAC和PHY的功能。(Based on the UDP FPGA network image transmission experiment, FPGA completed the RAW MT9V034 image acquisition cache, NIOS completed the image of the UDP packets, DM9000 chip MAC and PHY completed the function.)

2016-07-13 10:11:46下载

积分：1
QMD
实现了QPSK的调制，使用了ise自带的dds的IP核(QPSK is modulated and the IP core of DDS is used in ise.)

2019-05-05 15:37:58下载

积分：1
mips3
Modelsim+DC开发的4级流水线结构的MIPS CPU(mips 4level cpu)

2020-08-08 11:18:30下载

积分：1
mux1
mux one hwich is teh best knwo progerma i n the workdl and ist is the

2010-01-25 22:13:37下载

积分：1

696518资源总数
106017会员总数
8今日下载

8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展

0 个回复

热门标签

热门下载