-
SPI接口的AD芯片配置
由FPGA模拟生成SPI接口时序，完成AD芯片的配置，AD芯片为ADI公司的ad9852，程序配置的较为详细，适合使用类似AD芯片开发者参考
- 2022-09-28 05:20:03下载
- 积分：1
-
THU微纳电子系ic设计课程大作业CNN
说明： THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
- 2020-07-06 20:18:57下载
- 积分：1
-
water_light
Verilog语言的流水灯设计程序，对初学者很有用。(Water lights Verilog language design program useful for beginners.)
- 2015-03-15 13:48:43下载
- 积分：1
-
CORDIC_vhdl
基于VHDL语言的CORDIC算法实现，用于计算sin(x),cos(x)等，实测可用(Based on VHDL CORDIC algorithm, used to calculate sin (x), cos (x), etc., the measured available)
- 2020-11-27 22:19:31下载
- 积分：1
-
ARM-Verilog-HDL-IP-CORE
ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。(ARM processor IP core, written in verilog processor and CPU architecture knowledge.)
- 2020-09-21 10:27:52下载
- 积分：1
-
HT verilog 项目工程
rs232+HT verilog 门级网表代码，需Synopsys DC 综合
- 2022-08-16 23:06:52下载
- 积分：1
-
Flash-Memory-RAM
周立功Fusion StartKit，fpga开发板的实验例程，Flash Memory初始化RAM实验(ZLG Fusion StartKit, fpga development board test routines Flash Memory Initialize RAM experiments)
- 2013-03-07 20:36:48下载
- 积分：1
-
AES（Rijndael）IP核的Verilog代码
应用背景16字节的块大小16字节的密钥大小单独的密码（加密）块单独的倒密码（解密）块注册密钥扩展模块verilog写的关键技术简单的AES（Rijndael）IP核。我曾试图平衡这一实施，并权衡规模和性能。目标是要能够以低成本Xilinx的Spartan系列FPGA还能够尽可能的快。正如一个可以从下面的实施结果来看，这个目标已经实现！不同的关键尺寸本标准其他实现（192 &；256位）和性能属性（如全流水线的超高速版）市售asics.ws。尽管没有官方的测试已经完成，我们认为这个核心是完全符合FIPS-197（PDF）。更多信息见核心文档；
- 2022-01-22 15:48:20下载
- 积分：1
-
axi_lite_user
axi_lite_user官方样例，精简功能，适用于zynq系列axi总线(Axi_lite_user official sample, streamline function, apply to zynq series Axi bus)
- 2017-07-24 16:43:22下载
- 积分：1
-
Synopsys-tools-intruction
synopsys的主要的工具介绍，包括DC,PT,Formality等，对于初学IC设计者了解设计工具有很大帮助。(synopsys of the main tools for presentations, including DC, PT, Formality, etc., for the beginner tool for IC designers to understand the design of much help.)
- 2011-08-06 12:21:01下载
- 积分：1
