登录
首页 » Verilog » Verilog HDL 程序设计实例

Verilog HDL 程序设计实例

于 2022-07-13 发布 文件大小:45.33 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

Verilog HDL 程序设计实例,对大家学习Verilog HDL硬件语音会有很大的帮助。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 1位ADPCM编解码器::概述
    音频编码(ADPCM位) ;
    2022-01-26 03:09:33下载
    积分:1
  • 网络 UDP协议,支持ML605开发板,
    利用ISE本身的IP核,实现GMII的网络传输,在ML605开发板上调试过,可以跑,有兴趣的可以看看,相互学习嘛
    2022-11-29 23:45:04下载
    积分:1
  • emifa_ram
    FPGA与DSP的EMIF通信,EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)
    2020-12-01 15:49:26下载
    积分:1
  • IIC实现7个寄存器写数据
    使用一个寄存器型参数来实现16位数据传完成后寄存器地址加1
    2022-07-23 09:11:02下载
    积分:1
  • Verilog HDL的基本语法
    说明:  Verilog HDL基本语法,是本人遇到的比较简洁明了的语法学习笔记(Verilog HDL basic grammar , a relatively simple and clear grammar learning note)
    2020-04-10 16:47:36下载
    积分:1
  • kbfp
    实现任意整数倍的信号分频,可调,不存在毛刺,波形完整,可运于信号的分析与检测(Arbitrary integer multiple of the signal frequency, adjustable, there is no glitch, waveform integrity, and can transport the analysis and the detection signal)
    2015-08-14 22:58:22下载
    积分:1
  • fpalign_struct
    floating point alignment
    2013-03-11 16:53:31下载
    积分:1
  • usbd_ucos
    基于ALINX AX7020硬件平台的USB-OTG通信程序。操作系统采用uCOS III v1.41,基本实现了双向USB2.0 块传输(Bulk Transfer)通信,zynq的PS端接收USB数据并回传至主机。经测试,主机端Window10系统采用libUSBK编程时,采用64字节的块时,传输速率可达210Mbps。zynq开发工具为Vivado2015.4,程序包中包含了全部的硬件和软件工程文档。(A USB-OTG communication project where an AX7020 platform is employed as USB device. The embeded operating system is uCOS III of version 1.41, and the FPGA toolchain is Vivado 2015.4. This project implements a full speed bidirectional USB2.0 bulk transfer. A test on Windows 10 host with libUSBK shows that the transfer speed is up to 201Mbps.)
    2020-09-09 09:38:02下载
    积分:1
  • HDB3
    HDB3码在matlab中的仿真,包括原始码、AMI码及HDB码的相关仿真图形(HDB simulink in matlab)
    2020-07-04 19:40:02下载
    积分:1
  • MD5
    哈希算法FPGA实现代码,采用MD5算法,并给出了仿真波形。(MD5 hashing algorithm for FPGA implementation code)
    2020-07-03 00:40:02下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载