登录
首页 » Verilog » Verilog HDL 程序设计实例

Verilog HDL 程序设计实例

于 2022-07-13 发布 文件大小:45.33 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

Verilog HDL 程序设计实例,对大家学习Verilog HDL硬件语音会有很大的帮助。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 05_key_test
    说明:  利用FPGA实现对外设按键的控制,例如用户库用按键控制跑马灯的效果(FPGA is used to realize the control of external keys, such as the effect of user database using keys to control the running horse lamp)
    2020-06-16 10:00:11下载
    积分:1
  • vivado2019d1license
    说明:  vivado的license ,可以用在2019.1,2019.2,在win10 64bit上已检验过.(It can used in vivado2019.1,2019.2)
    2020-03-21 17:15:21下载
    积分:1
  • RS编解码的FPGA实现
    RS(255,239) FEC , 编解码, FPGA, 《RS编解码的FPGA实现》, 东南大学硕士论文用到的源代码,以及详细讲解-RS(上传 (上传 (1)1)255,239), FEC, encoding and decoding, postgraduate s essay
    2022-04-20 16:01:16下载
    积分:1
  • bandpass
    FIR有限冲击响应下带通滤波器的构建及滤波器仿真(通过matlab和simulink两种方法实现)(FIR finite impulse response bandpass filter and filter simulation (via two methods matlab and simulink))
    2013-03-13 18:32:07下载
    积分:1
  • IEEE Standard for Verilog 2005
    说明:  verilog 2005 IEEE 标准手册(IEEE Standard for Verilog 2005 Hardware Description Language)
    2020-02-10 22:07:05下载
    积分:1
  • ALOHA
    this program is a simulation for Aloha
    2012-11-13 11:38:10下载
    积分:1
  • sph-original-codes
    SPH的原始代码,希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)
    2020-10-22 10:27:23下载
    积分:1
  • DS1302
    基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。(DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.)
    2014-06-26 15:53:06下载
    积分:1
  • endat
    endat 2.2 接口内核,发送命令至编码器或从编码器接收位置值(endat 2.2 interface cores, sending commands to the encoder or received the encoder position values)
    2021-05-12 18:30:02下载
    积分:1
  • verilogsram
    FPGA Verilog HDL 读写SRAM(SRAM FPGA Verilog HDL to read and write)
    2012-11-11 11:41:04下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载