-
LVDS_SRC
实现LDVS接口数据接收 含有协议结构以及处理(lvds Verilog 512 frame)
- 2015-12-04 14:09:58下载
- 积分：1
-
HART-HT2015
HART 官方资料-HART协议采用基于Bell202标准的FSK频移键控信号，在低频的4-20mA模拟信号上叠加幅度为0.5mA的音频数字信号进行双向数字通讯，数据传输率为1.2kbps。(Official information-HART HART protocol based Bell202 standard frequency shift keying FSK signal at low frequencies 4-20mA analog signal amplitude is 0.5mA superimposed on the two-way audio digital signal digital communication, data transfer rate of 1.2kbps.)
- 2013-07-16 17:23:16下载
- 积分：1
-
memristor
忆阻器的PSPICE仿真，是忆阻器的宏模型，适合于cadence16.5版本(memristor PSPICE simulation)
- 2021-02-20 09:39:43下载
- 积分：1
-
aaa
这是一些小代码的集合
希望能对大家有所帮助(This is a collection of some small code for all of us hope to be helpful)
- 2007-11-16 06:19:33下载
- 积分：1
-
一个具有同步置，异步清零的D触发器Verilog作业
设计一个具有同步置1，异步清零的D触发器。
设计一个类似74LS160的计数器(Design an D trigger with synchronous reset 1 and asynchronous reset.
Design a counter like 74LS160.)
- 2020-06-27 00:40:01下载
- 积分：1
-
tdc
线性伸展TDC的verilog，包含门级网表(TDC linear stretch of verilog, includes gate-level netlist)
- 2021-01-04 18:58:55下载
- 积分：1
-
28335 ad9959
说明： 此代码为使用SPI
用于实现28335控制AD9959输出信号的频率、幅度(This code uses SPI
The Frequency and Amplitude of AD9959 Output Signal Controlled by 28335)
- 2020-06-24 02:00:02下载
- 积分：1
-
fenpin
开发工具是quartus II 7.0以上版本，这是一个verilog语言的分频器设计，个人作业设计，供参考学习(verilog，quartus II 7.0)
- 2012-06-15 11:02:00下载
- 积分：1
-
AD
说明： FPGA实现的AD采样控制程序的源码，欢迎大家下载(FPGA implementation of the AD sampling control)
- 2021-04-14 21:18:55下载
- 积分：1
-
cordic
基于VHDL语言编写，可下载到FPGA板子上实现的cordic算法实现的设计，并用该算法实现sin和cos的计算，计算结果显示在数码显示管上，已包含按键防抖动功能的实现。(Based on VHDL language, can be downloaded to the the cordic algorithm implemented in the FPGA board to achieve the design and calculation of sin and cos using this algorithm, the results displayed on the digital display tube is included on the function of the realization of the button shake.)
- 2013-03-21 16:52:41下载
- 积分：1
|
联系客服（QQ：3324461878）
