登录
首页 » Verilog » 输入向量并行BIST结构监测

输入向量并行BIST结构监测

于 2022-06-11 发布 文件大小:59.46 kB
0 123
下载积分: 2 下载次数: 1

代码说明:

应用背景输入向量并行内置自测试(BIST)监测在电路正常运行时执行测试方案不需要设置一个需要设置的电路线来进行测试。这些计划是基于硬件开销和并发测试潜伏期(CTL),即为测试所需的时间完成,而电路工作正常。在这个简短的,我们提出一种新的输入矢量并行BIST方案监测,以在监视一组(称为窗口)的向量的想法电路的输入,在正常操作期间,和一个静态的ramlike使用结构存储的相对位置的载体,达到在检查窗口的电路的输入,所提出的方案显示表现明显优于先前提出的计划相对于硬件开销和CTL的权衡。关键技术内置自测试(BIST)技术构成的一类方案这将提供高性能测试的性能故障覆盖,而同时,他们放松的依赖昂贵的外部测试设备。因此,它们构成一个有吸引力的解决方案的问题,测试超大规模集成电路设备[ 1 ]。BIST技术通常分为离线和在线。离线结构在正常模式下操作(在这期间内电路是空闲的)或测试模式。在测试过程中,所产生的输入通过一个测试生成模块被施加到电路的输入在测试(削减)和响应被捕获到一个响应验证者(RV)。因此,进行测试,正常运行削减是停顿,因此,该系统的性能在该电路被包括,被降解。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DFT
    说明:  DFT FPGA实现,simulink到vivado(DFT FPAG implement base on simulink and HLS)
    2020-09-22 18:08:58下载
    积分:1
  • 数字频率计
    说明:  设计一简易数字频率计,其基本要求是: 1)测量频率范围0~999999Hz; 2)最大读数999999HZ,闸门信号的采样时间为1s;. 3)被测信号可以是正弦波、三角波和方波; 4)显示方式为6位十进制数显示; 5)具有超过量程报警功能。 5)输入信号最大幅值可扩展。 6)测量误差小于+-0.1%。 7)完成全部设计后,可使用EWB进行仿真,检测试验设计电路的正确性。(The basic requirements of designing a simple digital frequency meter are: 1) The measuring frequency range is 0-999999 Hz. 2) The maximum reading is 999999HZ, and the sampling time of gate signal is 1 s. 3) The measured signal can be sine wave, triangle wave and square wave. 4) The display mode is 6-bit decimal number display. 5) It has alarm function beyond range. 5) The maximum amplitude of input signal can be expanded. 6) The measurement error is less than +0.1%. 7) After completing all the design, EWB can be used to simulate and test the correctness of the circuit.)
    2019-06-20 12:47:51下载
    积分:1
  • Noc
    说明:  credit base network on chip(network on chip (noc))
    2020-06-19 11:40:02下载
    积分:1
  • VGA
    说明:  用VERILOG编写的一个可以实现VGA显示的程序.....(Prepared using a VERILOG VGA display program can .....)
    2011-03-04 12:25:21下载
    积分:1
  • 机器人线跟踪
    这是 picoblaze 的线跟踪 bot 程序集代码。
    2022-03-11 11:37:16下载
    积分:1
  • 基于RAM的同步FIFO设计与实现
    资源描述该代码通过例化ram,然后再利用读写指针的比较来判断full和empty的状态,从而实现了同步FIFO的设计
    2022-09-09 11:40:03下载
    积分:1
  • fifo
    这个代码主要展示了异步fifo的读的功能和写的功能(This code mainly shows the function of asynchronous FIFO and the function of writing.)
    2018-07-04 21:24:44下载
    积分:1
  • 6264
    6264是一种8K×8的静态存储器.SRAM 的典型芯片有2KB 的6116、8KB 的6264 以及32KB的62256,其中6264 芯片应用最为广泛.(6264 is the 62256 typical chip SRAM.SRAM a 8K* 8 with 2KB 6116, 8KB 6264 and 32KB 6264 chip, which is most widely used. )
    2015-02-01 13:28:11下载
    积分:1
  • H.264 VHDL Encoder
    nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核心。H.264硬件编码器被设计成一个模块化系统,具有小型、高效、低功耗的组件,可以完成定义良好的任务。设计的主要目的是使一个可伸缩的编码器适用于百万像素的图像,适用于相机头和低功耗录像机。
    2022-02-21 19:25:26下载
    积分:1
  • vga 控制器
    这是语言代码的 vga 控制器,为使用 fpga 德 70 altera 和使用 quartus, 此过程描述的水平像素计数器的操作。同步设置计数器为零 fpga_reset_n 应用时。计数器上的每个像素时钟的上升沿的递增。水平像素计数器的范围是 [0,793]。当计数器达到 793 时,它翻转为零在下一个周期。因此,该计数器有 794 像素时钟的期间。同为 25 MHz 的像素时钟,这一段时间的 31.76 μ s 转化。
    2022-07-24 06:02:42下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载