登录
首页 » Verilog » Verilog RS232代码

Verilog RS232代码

于 2023-02-16 发布 文件大小:7.15 MB
0 151
下载积分: 2 下载次数: 1

代码说明:

Verilog RS232代码, 分为三个模块,时钟产生模块,发送数据模块,接收数据模块。 整个工程的功能是,你从串口上位机发送什么数据,串口就将该数据重新发送回上位机

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SOPC PWM IP
    阿特拉的AVALON总想上的PWM IP,可以实现占空比和频率的调节,可以接入AVALON总线,通过NIOS 2 CPU进行操作。
    2022-08-24 00:49:53下载
    积分:1
  • TechAss-2006
    un controller pi par le langage VHDL xilinx ise design 13.2
    2013-12-16 22:53:24下载
    积分:1
  • 数字信号处理的FPGA实现-第三版-verilog源程序
    数字信号处理的FPGA实现, 包括了FPGA基础知识,浮点运算,信号处理的FIR FFT等,附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contains the source code)
    2017-08-06 17:38:33下载
    积分:1
  • SASX
    说明:  Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • ADC_TCL5510-verilog
    verilog 驱动TLC5510代码,TLC5510是高速的AD,可达20MHz(verilog code driven TLC5510, TLC5510 is a high-speed AD, up to 20MHz)
    2020-08-13 21:28:29下载
    积分:1
  • serial_rs485
    说明:  rs485程序,毕业设计一部分,有需要的下载(code of rs485, part of graduation, you can download it if you need)
    2020-06-10 09:40:48下载
    积分:1
  • counter
    设计一个十进制计数器模块,输入端口包括 reset、up_enable 和 clk,输出端口为 count 和 bcd,当 reset 有效时(低电平),bcd 和 count 输出清零,当 up_enable 有效时(高电 平),计数模块开始计数(clk 脉冲数),bcd 为计数输出,当计数为 9 时,count 输出一 个脉冲(一个 clk周期的高电平,时间上与“bcd=9”时对齐)(Design of a decimal counter module, input port, including the reset up_enable clk, output port for the count and bcd, when reset is active (low), the bcd and count output cleared up_enable active (high), count module starts counting the (the CLK pulse number), the BCD count output when the count 9, the count output of the high level, the time of a pulse (a clk cycle with " bcd = 9" when aligned))
    2013-04-13 19:53:29下载
    积分:1
  • VerilogHDL_advanced_digital_design_code_Ch4
    Verilog HDL 高级数字设计源码 _chapter4(Advanced Digital Design Verilog HDL source _chapter4)
    2007-11-27 10:10:43下载
    积分:1
  • DDR-SDRAM-Controller
    DDR SDRAM控制器verilog代码及中文说明文档(DDR SDRAM Controller Using Virtex-5 FPGA Devices)
    2016-01-20 13:58:46下载
    积分:1
  • FPGA DDS
    说明:  使用DE2实现DDS,步骤简单,配置管脚可自查看(Using DE2 to realize DDS, the steps are simple and the pins can be self-checked.)
    2020-06-23 10:00:01下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载