登录
首页 » VHDL » sdram controller vhdl

sdram controller vhdl

于 2022-03-11 发布 文件大小:14.83 kB
0 110
下载积分: 2 下载次数: 1

代码说明:

sdram controller vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • commutator
    使用FPGA实现三相直流无刷电机换相,该程序可以使用(Use FPGA to realize the three-phase brushless DC motor commutation, the program can use)
    2014-05-26 22:34:32下载
    积分:1
  • 采用VHDL编写的七段数码管显示程序
    采用VHDL编写的七段数码管显示程序-prepared using VHDL paragraph 107 of the procedures Digital Display
    2022-07-28 16:14:18下载
    积分:1
  • VC707_MIG_DDR3
    说明:  VC707_MIG_DDR3.sim文件夹中是仿真的文件:testbench和DDR3模型参数 VC707_MIG_DDR3.srcs文件夹中是源文件,包含DDR3的控制、收发模块、顶层文件(VC707_ MIG_ In ddr3.sim folder are simulation files: testbench and DDR3 model parameters VC707_ MIG_ Ddr3.srcs folder is the source file, including DDR3 control, transceiver module, top-level file)
    2020-10-16 19:20:53下载
    积分:1
  • BOOTH
    基于BOOTH的32位快速乘法器的设计源码-BOOTH-based 32-bit fast multiplier design source
    2022-02-16 09:50:44下载
    积分:1
  • E1(一级欧洲传输标准)的VHDL
    E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)vhdl
    2022-04-22 01:03:35下载
    积分:1
  • VHDL的初学者可以参考此VHDL加法器,相信会给你带来不小的收获...
    VHDL的初学者可以参考此VHDL加法器,相信会给你带来不小的收获-VHDL beginner can refer to the VHDL adder, I believe will bring you not a small harvest
    2022-05-20 03:51:48下载
    积分:1
  • frame_syn
    通信系统中数据的传输以帧为单位,在FPGA中帧头检测是通信系统中的一部分,该程序实现了FPGA中帧头的检测。(Transmission of data in a communication system in units of frames, the frame header is detected in the FPGA part of the communication system, the realization of the frame header is detected in the FPGA.)
    2014-08-27 16:02:54下载
    积分:1
  • xmatchpro无损压缩
    应用背景这个无损数据压缩系统的xmatchpro算法 衍生物;从来源 ; ;以前的研究 ; ;的 ; ;作者 ;和 ;在进步 ; ;FPGA技术。使用这种技术提供的灵活性是非常大的兴趣,因为芯片可以容易适应特定应用的要求。这个在一定的弊端; ; ; ;以前的 ;方法是 ; ;克服了 ; ;使用 ; ;  xmatchpro  ;算法;设计。的目标,然后以获得更好的压缩比,并仍然保持高吞吐量和高吞吐量,因此,这和,压缩/解压缩和,过程和,不,不,慢和,原系统的。关键技术UNIX的 ; ;实用 ;“压缩” ;采用lempel-ziv-2  ; ; ;(LZ2)算法和 ; ; ;数据Lempel-Ziv压缩 ; ; ;(dclz)的家庭 ; ;压缩机 ;最初发明 ; ;的 ;休利特—目前帕卡德和 ; ;& nbsp;通过开发 ; ;啊哈[ 17 ],[ 18 ]  ;使用也 ; ;LZ2  ;衍生物。邦顿 ;和 ;博列洛 ;另一本 ; ;LZ2  ;在实施 ; ;[ 19 ]  ;, ;提高 ;在 ;数据压缩Lempel-Ziv算法。
    2022-04-09 16:54:49下载
    积分:1
  • 使用VHDL语言操作LCD1602
    这篇是利用VHDL语言控制LCD1602芯片来显示时钟的简单代码。LCD1602顾名思义是一种02*16,即为两行十六列的液晶显示屏,液晶两行,每行可以显示16个字符,但是CGRAM及CGROM里面一共有160个字符,包括阿拉伯数字,英文字母大小写,常用符号及日文。每个字符对应于一个ASCII码值,在液晶显示屏上显示对应的字符时候,只需要将对应的ASCII码写到DDRAM中就好。
    2022-07-05 01:39:17下载
    积分:1
  • adder
    说明:  通过四个半加器的互联,来实现四位加法器的电路结构(Through the interconnection of four and a half adder to achieve the four adder circuit)
    2011-02-20 15:17:15下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载