登录
首页 » VHDL » 硬件快速乘法

硬件快速乘法

于 2023-02-03 发布 文件大小:638.65 kB
0 86
下载积分: 2 下载次数: 1

代码说明:

应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分,在FPGA。在可重构硬件平台实现的时候,该代码被开发,使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如,可以在任何Xilinx FPGA编程。 ; ; ; ; ; ; ; ; ; ; ; ; ;关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位,结果是32位加一。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EDA常用双LED显示译码程序,将四位二进制数译码为七位对应于LED7位输入的高低电平信号...
    EDA常用双LED显示译码程序,将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits
    2022-06-29 02:03:32下载
    积分:1
  • leading-zero
    对于32位寄存器前导零个数的计数,一个简单的程序(32 registers a leading zero number of counts, a simple procedure)
    2012-06-05 16:41:11下载
    积分:1
  • Using FPGA to achieve the VGA/LCD display relevant knowledge, including the proc...
    用FPGA实现的VGA/LCD显示的相关知识,包含了程序的主要结构和主要功能模块的实现过程-Using FPGA to achieve the VGA/LCD display relevant knowledge, including the procedures for the main structure and main function modules of the realization process
    2022-03-30 17:25:10下载
    积分:1
  • digital_lock_vga_display
    Altera DE1平台的数字密码锁设计,可以驱动VGA显示(Altera DE1 platform digital password lock design, can drive VGA display)
    2017-10-31 10:41:38下载
    积分:1
  • jiaotongdeng
    交通灯控制系统VHDL源码,用VHDL语言、MAXPLUS2环境设计实现(VHDL core)
    2009-03-05 20:01:07下载
    积分:1
  • oooo
    基于fpga和51单片机的等精度频率计,通过fpga对信号进行采集,数据传给单片机计算,再由12864进行显示,可进行频率,周期,脉宽,占空比,幅值等的测量。(Fpga and 51 microcontroller based precision frequency meter, through fpga for signal acquisition, data to the microcontroller to calculate, and then by 12864 for display, can be measured frequency, period, pulse width, duty cycle, the amplitude and the like.)
    2014-11-13 19:02:07下载
    积分:1
  • 7941952NCO_sin
    NCO 代码设计 使用VHDL语言 (nco)
    2009-05-23 16:39:37下载
    积分:1
  • EMIF
    EMIF接口调试代码,使用的是Verilog语言,FPGA与DSP通信,测试成功(EMIF interface debugging code that USES the Verilog language, FPGA and DSP communication, testing success)
    2020-12-04 10:39:24下载
    积分:1
  • homework32
    说明:  这是32位移位寄存器,是用verilog编写的,能够实现从1到31位的左或右的移位(This is a 32-bit shift register, is prepared verilog, can be realized from the 1-31 shift left or right)
    2009-07-27 15:54:00下载
    积分:1
  • gtx_drp
    高速串行设计FPGA-GTX IP设置生成drp模块,可动态配置速率2.4Gbps,1.2Gbps,0.6Gbps,自适应链接(High-speed serial design FPGA-GTX IP setting generation drp module, dynamically configurable rate 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link)
    2021-01-19 22:38:43下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载