网站首页

err

于 2022-03-12 发布文件大小:104.34 kB

 0  143

下载积分: 2 下载次数: 1

我要下载

代码说明：

在一些系统中，经常用到对触发信号延时一段时间后，再对某些目标信号进行采集，通常这段延时要求非常精确，还要做到范围可调，一般这种延时的最小时间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件环境下进行编程仿真，最后烧写芯片进行系统硬件测试 -err

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

dds算法的fpga实现 altera 根据不同设置，输出不同频率的信号源...
dds算法的fpga实现 altera 根据不同设置，输出不同频率的信号源-dds algorithm to achieve fpga set according to different altera, the output of the signal source at different frequencies

2022-03-02 02:14:19下载

积分：1
4x4-key
4*4键盘小程序两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)

2013-07-28 22:19:49下载

积分：1
UART_RX_
fpga串口的发送程序基于verilog语言拿走不用谢。(The sending program of FPGA serial port is based on Verilog language.)

2020-06-18 04:00:01下载

积分：1
GPS
在fpga中对GPS信息采集程序。具有很好的参考性(In the fpga in the GPS information collection procedures. Has a very good reference)

2011-11-17 13:49:20下载

积分：1
seg7
SEG7数码管显示示例程序，适用于ALTERA的CPLD(SEG7 digital display sample program of ALTERA CPLD)

2012-05-31 10:29:25下载

积分：1
四位抢答器
设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一答对一次加1分，答错一次减1分

2022-03-26 08:47:21下载

积分：1
priorityencodtest
parity encoder test bench

2015-02-08 00:32:00下载

积分：1
ppm解码器
说明：使用verilog实现ppm解码器，功能仿真通过，附设计说明，THU微纳电子系ic设计课大作业。(a ppm decoder written in VerilogHDL, a design document is available)

2020-11-26 20:09:31下载

积分：1
EDA1_MusicCalculator
音乐计算器，可实现999以下加减法及与非运算功能，并能够播放两段音乐，可下载到FPGA板子上实现。(Music Calculator)

2020-08-16 23:38:25下载

积分：1
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)

2013-09-30 09:51:04下载

积分：1

696516资源总数
106571会员总数
2今日下载

err

0 个回复

热门标签

热门下载