登录
首页 » VHDL » GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件

GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件

于 2022-03-24 发布 文件大小:3.78 kB
0 80
下载积分: 2 下载次数: 1

代码说明:

GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • altera公司cpld的原理图库(protel格式)
    altera公司cpld的原理图库(protel格式)-sch.lib about altera s cpld.
    2022-03-18 02:53:20下载
    积分:1
  • DIATAL_MATLAB_FPGA_AlteraVerilog
    [数字通信同步技术的MATLAB与FPGA实现——AlteraVerilog版]书中资源代码,非常好,分享, 希望大家下下!( U651 u0B3 u09108 u09108 u0103 u0101 u7801 uFF0C u975E u5HR U597D uFF0C u5206 u4EAB uFF0C u5E0C u671B u5927 u5BB6 u4E0B u4E0B uFF01)
    2017-05-11 13:47:58下载
    积分:1
  • 完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为1...
    完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为16阶,抽头系数分别为h[0]=h[15]=0000,h[1]=h[14]=0065,h[2]=h[13]=018F,h[3]=h[12]=035A,h[4]=h[11]=0579,h[5]=h[10]=078E,h[6]=h[9]=0935,h[7]=h[8]=0A1F。 -Completion of a FIR digital filter design. Requirements: one, based on the direct type and distributed two algorithms. 2, input data width of 8, the output data width of 16. 3, filter order of 16 bands, tap coefficients for h [0] = h [15] = 0000, h [1] = h [14] = 0065, h [2] = h [13] = 018F , h [3] = h [12] = 035A, h [4] = h [11] = 0579, h [5] = h [10] = 078E, h [6] = h [9] = 0935, h [7] = h [8] = 0A1F.
    2022-10-24 20:10:03下载
    积分:1
  • Cerradura
    Conduct a digital system ( electronic lock ) using hierarchic methodology . An electronic lock is a device that allows access or opening of a system , as long as the key or combination to enter match with which it is predefined in said lock .
    2014-10-10 15:41:14下载
    积分:1
  • circuit_timing
    verilog延时电路的不同写法,和综合能否。可对比学习(Different wording verilog delay circuit, and comprehensive ability. Comparable learning)
    2014-05-14 18:02:44下载
    积分:1
  • FPGA的核心源代码,有利于学习,适合初学者…
    fpga核心源码,有利于学习,适合初学者学习-fpga core source code, there is conducive to learning, suitable for beginners to learn
    2022-04-18 13:53:52下载
    积分:1
  • fir_512_378_mux
    512阶高速FIR成型滤波器,四相位复用,树形加法和多级流水线结构。(512-order high-speed FIR shaping filter, four-phase re-use, tree addition and multi-stage pipeline structure.)
    2009-10-14 18:25:24下载
    积分:1
  • emifa_ram
    FPGA与DSP的EMIF通信,EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)
    2020-12-01 15:49:26下载
    积分:1
  • canbus verilog实现,原代码文件
    canbus verilog实现,原代码文件-canbus verilog implementation, the original source document
    2022-06-15 18:20:23下载
    积分:1
  • JTAG design verilog code.
    JTAG design verilog code.
    2022-02-14 02:08:42下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载