网站首页

GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件

于 2022-03-24 发布文件大小:3.78 kB

 0  65

下载积分: 2 下载次数: 1

我要下载

代码说明：

GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Electronicorgan
利用VHDL编写的电子琴发生器，以简单的演奏电路论文(Electronic organ prepared using VHDL generator to perform a simple circuit Papers)

2009-03-06 08:52:10下载

积分：1
FFT处理器，FPGA的设计，适用于信号处理技术参考…
FFT处理器的FPGA设计方法，适合做信号处理的技术人员参考，用FPGA实现-FFT processor, FPGA design, suitable for signal processing technology for reference, using FPGA to achieve

2022-12-05 04:55:03下载

积分：1
fenpin
这是一个二进制的最简单分频器，是一个简短的fpga代码，用verilog书写(This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog)

2013-11-17 15:01:30下载

积分：1
avaloncsequencer
a sequence generator

2009-07-27 20:59:09下载

积分：1
stm32adc12路采集DMA
adc采集多路采集多通道基于dma的adc采集(ADC acquisition, multi-channel acquisition and multi-channel acquisition)

2020-06-19 06:20:01下载

积分：1
svpwm
空间矢量调制脉冲的产生。感应电动机的 VHDL 代码

2022-07-13 19:14:01下载

积分：1
FSK
频移键控FSK的Verilog实现，带测试文件，并在FPGA开发板上成功验证(Frequency Shift Keying FSK the Verilog implementation, with the test file, and successfully verified in FPGA development board)

2020-09-03 11:28:07下载

积分：1
FPGA实现12路pwm
采用vhdl语言实现12路的pwm波控制。-Language implementation using vhdl wave pwm control of the road 12.

2022-04-28 14:34:54下载

积分：1
lowpass
低通滤波器（由matlab和simulink两种方法实现）源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)

2013-03-13 18:36:40下载

积分：1
ethernet_tri_mode_rtl.tar
以太网控制器verilog，含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)

2007-12-19 23:51:08下载

积分：1

696518资源总数
105547会员总数
4今日下载

GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件

0 个回复

热门标签

热门下载