登录
首页 » Verilog » Verilog_HDL时序篇 教程及代码

Verilog_HDL时序篇 教程及代码

于 2022-03-12 发布 文件大小:57.57 MB
0 93
下载积分: 2 下载次数: 1

代码说明:

(A good set of learning information for Verilog timing chapter, with source code and engineering documents, you can follow the tutorial self-study)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SPI_DAC
    使用VHDL语言实现了FPGA与DAC5688进行SPI通信更改寄存器值(The FPGA using VHDL language with the DAC5688 SPI communication to change the register value)
    2011-10-23 21:14:45下载
    积分:1
  • ad数模转换
    基于ad7470,ad5331的数模转换和模数转换的采集系统,已通过modelsim和quartus验证,输入0到2.5v的正弦波波形,转换输出通过采集卡的波形基本类似。
    2022-09-22 14:55:03下载
    积分:1
  • 执行高速度低功率组合和时序电路使用可逆逻辑
    摘要可逆逻辑本身是一个突出的、具有重要意义的技术,在这一技术中起着重要的作用
    2022-07-24 10:08:03下载
    积分:1
  • fenpin
    开发工具是quartus II 7.0以上版本,这是一个verilog语言的分频器设计,个人作业设计,供参考学习(verilog,quartus II 7.0)
    2012-06-15 11:02:00下载
    积分:1
  • asynchronous-clock-boundary
    一个关于跨越异步时钟边界传输数据的解决方案(The solution of transfering data across asynchronous clock boundary.)
    2011-12-21 14:30:54下载
    积分:1
  • sdram-control-verilog
    SDRAM控制器源码,内含完整的控制器verilog源代码和测试代码,超值哈。(This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1.)
    2009-12-11 15:01:46下载
    积分:1
  • qianzhaowang
    说明:  一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP,实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)
    2019-01-21 17:18:13下载
    积分:1
  • endat
    endat 2.2 接口内核,发送命令至编码器或从编码器接收位置值(endat 2.2 interface cores, sending commands to the encoder or received the encoder position values)
    2021-05-12 18:30:02下载
    积分:1
  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • 4
    通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic communication )
    2013-09-29 09:51:55下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载