-
8051core-Verilog
用verilog在FPGA内部实现8051内核,超好、超难找的资料!共享出来!(Verilog FPGA internal 8051 core, super, super hard to find! Shared out!)
- 2020-06-28 22:00:02下载
- 积分:1
-
sobel
在FPGA中,采用verilog HDL语言实现图像处理算法sobel,仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
- 2021-01-15 20:58:46下载
- 积分:1
-
DS28E01
用verilog语言实现加密芯片DS28E01的调用操作命令。(Using Verilog language to achieve the encryption chip DS28E01 call operation commands.)
- 2021-03-17 09:49:21下载
- 积分:1
-
一种链式Merkle签名加密处理器体系结构
应用背景一个时间签名方案依赖于哈希函数,因此,假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题,作为密钥对只能用于一个消息。这意味着,对于一次性签名方案的工作,发送者必须将验证密钥与邮件和签名一起传递。在接受,接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而,这种方法会导致计算,通信和存储间接费用。由于硬件加速,本文提出,第一次,一个处理器架构这提高了性能的一次性签名方案,而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作,即密钥生成、签名和验证都是在FPGA平台上实现,作为一个协处理器。原型的定时测量显示至少一个数量级相比,相同的软件解决方案的性能提升。关键技术这是第一次,一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术,这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级,许多参数,如温特尼茨参数,树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征,典型的加密处理器将进行优化处理。此外,由于布拉姆利用相对较低,内存密集型MCP的会实现,它允许建立更多更大的子树进一步提升处理器性能。
- 2022-10-29 02:15:05下载
- 积分:1
-
VGA
VGA彩条信号显示控制电路设计,能通过vga显示横条纹竖条纹棋盘条纹(VGA color signal display control circuit design)
- 2017-12-07 20:55:10下载
- 积分:1
-
control
该程序描述了运用FPGA进行控制的S形曲线和其他传统加减速控制曲线方法的控制曲线比较研究。(This program is compiled in matlab circumstance。Describing the approach of S-curve control method in FPGA in machine controlling.)
- 2011-12-08 10:22:11下载
- 积分:1
-
傅里叶变化
快速付里叶变换子程序所需 RAM 空间以输入的首地址为基址,向增加的方向扩展(Fast Fourier Transform subroutine RAM space required to input the first address of the site was to increase the direction of expansion)
- 2005-08-03 16:04:51下载
- 积分:1
-
基于FPGA的1553B总线编码解码器的设计
基于FPGA的1553B总线编码解码器的设计-1553B Bus FPGA-based codec design
- 2022-02-25 23:58:17下载
- 积分:1
-
Listingprogram1
listing program clock
- 2012-11-26 03:31:42下载
- 积分:1
-
俩个比较好的计数器的vhdl代码:一个是n位通用计数器,一个是的用到的语法比较全面。是比较好的学习资料...
俩个比较好的计数器的vhdl代码:一个是n位通用计数器,一个是的用到的语法比较全面。是比较好的学习资料-Both a relatively good counter VHDL code: one is the generic n-bit counter, one is the syntax used in the more comprehensive. Is a better learning materials
- 2022-02-21 03:30:56下载
- 积分:1