登录
首页 » VHDL » 红绿灯路口

红绿灯路口

于 2022-02-06 发布 文件大小:103.11 kB
0 179
下载积分: 2 下载次数: 1

代码说明:

执行摘要                Atraffic交点上模拟所述DE1板,使用的是按下按钮,KEY0,对于行人想要交叉,开关SW0,以模拟汽车等待仅有一名低优先级的街道。除非有行人或汽车在街上lowpriority,绿灯会为高优先级的街道进行设置。 Key1is用于将系统返回到初始的默认状态,并且3个红色和3green的LED,以及三个7段显示器,用于显示所述outputof系统。问题说明该交通灯控制系统将在两路口thatallows行人穿越的要求执行。一个跨散步按钮,KEY0,可以usedto停止所有流量,让行人跨越。各信号灯使用attwo LED的每一个红绿灯或行人交叉点(绿色和红色),oneOf的两个街道有优先于其他。对于高优先级的街道上,交通信号将始终保持绿色,直到低优先级的街道carsensor已跳闸或一行人已经按下一个按钮,人行横道。前5秒thelight变为红色Theoccurrence这种事件的赋予高优先级的街道。切换,SW0,模拟汽车传感器在低prioritystreet和一个按钮KEY0模拟人行横道请求按钮forpedestrian使用。多个按键将被视为一个单一的pressuntil行人得到了WALK(绿色)信号。在绿灯为低优先级的街道和行人过街的时间是9和4秒分别。该系统利用一个第二键,KEY1,重置thecircuit,在该7段显示器被设置为默认值(5,9,和4)和最高优先级的街道变成绿光。在没有timeshould有过一个以上的绿色光在系统中。该系统的每个交通路口orpedestrian光会用thatwill显示左侧的指示灯将保持绿色的秒数七段显示器。这些七段显示器Whenany达到零他们应该重置到默认值(5,9和4),并等待下一个倒计时。设计问题的声明其具有绿灯除非lowpriority街道或行人被触发的高优先级的街道交通灯系统defaultsto。当这种情况发生时,高优先街道HEX2将计数下降到零,并且行人或lowpriority街道倒计时从4和9秒。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Using VHDL hardware language to achieve the top level of the IIC control procedu...
    用VHDL硬件语言实现的iic顶层控制程序-Using VHDL hardware language to achieve the top level of the IIC control procedures
    2022-12-20 20:00:08下载
    积分:1
  • m68000
    VHDL code for MC68000
    2011-06-21 17:17:00下载
    积分:1
  • BCH码的二进制FEC码的译码
    应用背景BCH码是一种流行的用于存储和传输系统中使用的纠错码。它增加了一些冗余检查数据到原始数据帧,冗余数据长度取决于校正能力,和所有计算进行在伽罗华域,适用于FPGA。关键技术编码:线性反馈移位寄存器解码器:1。证算有2×T-1型要求。首先得到奇数阶的。计算时间不一多项式分裂。都有生成多项式和多项式T T特征多项式。接收到的数据分别由T多项式分,上对应于2×T-1电力原始元素综合征,是从1到T。其次,即使顺序综合征的计算奇数的2。误差位置多项式计算误码位置多项式是由无逆的BM算法计算。计算迭代最多2×t-1时刻。定义为综合征的顺序是2×T-1。定义V是错误位置多项式的阶为2×T-1。有一些变量在计算。3.error位置搜索中国搜索的方法来找到错误的位置。每一个元素放在伽罗瓦域为该错误位置多项式,如果其结果等于零,则该元素对应于误差位置。搜索可以进行并行以缩短运行时间。
    2023-02-10 12:45:03下载
    积分:1
  • 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制...
    减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updown:计数器进行自加/自减运算控制(1:自加/0:自减); load_d-a counter a reduction, design requirements using Verilog HDL design of a counter. Asynchronous requests with counter-home/reset functions can be carried out by self and self-count reduction, cycle counting of 2 ^ N (N for binary digit). Second, the principle of design input/output Description : d : asynchronous home several data input; Q : The current counter data output; Clock : clock pulse; Count_en : Counting enable control (1 : Counting/0 : Stop counting); Updown : dollars several self-Canada/reduction Operational control (1 : Since the plus/0 : Since decrease); load_d
    2022-01-28 03:17:59下载
    积分:1
  • ad5791
    在Quartus环境下编写,使用Cyclong系列芯片,配置七通道高精度AD5791,该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块,复位模块,命令接收是能配置模块。(AD5781,Digital signal convert to Analog signal)
    2021-04-20 14:28:50下载
    积分:1
  • USB 1.1 PHY的代码,verilog语言 USB 1.1 PHY的代码,verilog语言
    USB 1.1 PHY的代码,verilog语言 USB 1.1 PHY的代码,verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
    2022-01-25 23:39:51下载
    积分:1
  • dadishu_v1
    VHDL实现简单打地鼠游戏机,北邮数电实验(VHDL simple playing hamster games, BUPT number of electric experiment)
    2020-11-03 13:29:52下载
    积分:1
  • 本代码实现了486总线的功能,初学者可以借鉴学习
    本代码实现了486总线的功能,初学者可以借鉴学习-This code implements the 486 bus functions, beginners can learn to learn
    2023-09-05 01:20:03下载
    积分:1
  • DE2_115_TV
    这个代码主要实现了基于VHDL的关于TV方面的功能。(This code is the main achievement of the VHDL about aspects of the function based on TV.)
    2013-03-06 21:49:22下载
    积分:1
  • this project is based on 8*3 encoder and 3*8 decoder using vhdl.this is the 100...
    this project is based on 8*3 encoder and 3*8 decoder using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for engineering. Here dataflow techniques and behavioural -this project is based on 8*3 encoder and 3*8 decoder using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for engineering. Here dataflow techniques and behavioural
    2022-07-15 18:56:36下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载