登录
首页 » VHDL » 基于FPGA芯片,在Nios II IDE软件的开发环境下写的NIos II 软核uart源代码!...

基于FPGA芯片,在Nios II IDE软件的开发环境下写的NIos II 软核uart源代码!...

于 2022-03-12 发布 文件大小:340.07 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

基于FPGA芯片,在Nios II IDE软件的开发环境下写的NIos II 软核uart源代码!-Based on FPGA chip, the Nios II IDE software development environment written in NIos II soft-core uart source code!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Avalon_VGA_Controller
    基于ALTERA AVALON BUS 的 VGA Controller 设计(ALTERA AVALON BUS VGA Controller )
    2014-09-23 21:07:40下载
    积分:1
  • 这是关于赢vhdl语言变得信号采集卡,很有实用性,大家可以来看看的。...
    这是关于赢vhdl语言变得信号采集卡,很有实用性,大家可以来看看的。-This is about winning VHDL language has become signal acquisition card, is very practical, we can take a look at the.
    2022-08-10 10:21:25下载
    积分:1
  • verilog motor control
    verilog motor control
    2022-09-01 04:55:02下载
    积分:1
  • all clock
    数字钟通过verilog实现,并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:01下载
    积分:1
  • 08_4_hdmi_loop
    HDMI做为视频输出输入接口已经广泛使用很长时间,主要通过TMDS差分编码传输。本实验通过在HDMI屏幕上显示彩条和输入输出环通实验,来练习视频的时序和视频颜色的表示,为后面视频处理实验做个基础。(HDMI as video output input interface has been widely used for a long time, mainly through TMDS differential coding transmission. In this experiment, by displaying color bars and input/output loop experiments on HDMI screen, video timing sequence and video color representation are practiced to lay a foundation for video processing experiments later)
    2020-06-17 09:00:02下载
    积分:1
  • omp
    用于压缩感知 OMP 算法非常适合于压缩感知
    2022-02-25 10:12:51下载
    积分:1
  • daojishi
    用VHDL实现60秒倒计时的功能 倒计时为0时蜂鸣器持续响起(Continued sounded to achieve 60 seconds of the countdown function with VHDL countdown to the 0:00 buzzer)
    2021-05-07 07:28:36下载
    积分:1
  • Calculation of square roots via ASM
    算法状态机方法是一种设计有限状态机的方法。它用来表示数字集成电路的图表。ASM图类似于状态图,但形式化程度较低,因此更易于理解。ASM图表是描述数字系统顺序操作的一种方法系统。这个这项工作的目的是通过一个用vhdl编写的算法状态机(ASM)来计算一个数的平方根的整数部分。这项工作附在用葡萄牙语编写的报告之后。
    2022-01-23 11:17:55下载
    积分:1
  • fwwallace
    wallace tree multiplier in verrilog
    2013-03-19 00:15:07下载
    积分:1
  • VHDL 0~
    程序用VHDL实现: 利用一秒定时测量频率 并且显示,范围0~-VHDL 0~
    2022-05-15 03:55:50下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载