登录
首页 » VHDL » 用NiosII实现的数字钟,经过本人测试运行正常,开发环境:QuartusII6.0和NiosII IDE6.0...

用NiosII实现的数字钟,经过本人测试运行正常,开发环境:QuartusII6.0和NiosII IDE6.0...

于 2023-04-12 发布 文件大小:369.77 kB
0 206
下载积分: 2 下载次数: 1

代码说明:

用NiosII实现的数字钟,经过本人测试运行正常,开发环境:QuartusII6.0和NiosII IDE6.0-NiosII achieved with digital clock, after I run the normal tests, development environment: QuartusII6.0 and NiosII IDE6.0

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DESHTM
    用VHDL语言实现了DES加密算法,其中包含了测试程序,能够进行仿真。(Using VHDL language implementation of the DES encryption algorithm, which contains the test procedures can be simulated.)
    2009-03-15 12:29:56下载
    积分:1
  • led_water
    酷睿系列流水灯通用程序,来回往返流水,点亮led(ledwater for ep2c8q208c8)
    2017-11-11 00:57:15下载
    积分:1
  • jiaotongdeng
    基于CPLD的交通灯控制,完成交通灯的功能,校错能力(CPLD-based control of traffic lights, traffic lights to complete the function, the school was wrong capacity)
    2010-10-08 23:12:11下载
    积分:1
  • 39736216MyDspToolbox
    使用Matlab Gui实现的数字信号处理常用算法,包括卷积,FFT,FIRIIR数字滤波器设计,最佳滤波器,自适应滤波,卡尔曼滤波等
    2012-05-01 11:59:57下载
    积分:1
  • 用VHDL语言实现数字钟的设计
    用VHDL语言实现数字钟的设计,要求设计实现一个具有带预置数的数字钟,具有显示年月日时分秒的功能。用6个数码管显示时分秒,set按钮产生第一个脉冲时,显示切换年月日,第2个脉冲到来时可预置年份,第3个脉冲到来时可预置月份,依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒,第 8个脉冲到来后预置结束,正常工作,显示的是时分秒。Up为高电平时,upclk有脉冲到达时,预置位加1.否则减1。
    2022-10-28 10:35:04下载
    积分:1
  • manuals
    ISE Design Suite Software Manuals and Help - PDF Collection,ISE 软件手册以及帮助。(ISE Design Suite Software Manuals and Help- PDF Collection, ISE software manuals as well as help.)
    2012-11-28 21:47:01下载
    积分:1
  • FPGA realization of the LCD interface, VHDL programming, FPGA chips for Altera
    FPGA实现的LCD接口,VHDL编程,FPGA芯片为ALtera公司的EP2c35-FPGA realization of the LCD interface, VHDL programming, FPGA chips for Altera
    2022-09-14 14:30:09下载
    积分:1
  • fftverilog
    关于FFT实现的Verilog代码,(FFT realize on the Verilog code,)
    2008-02-28 14:02:22下载
    积分:1
  • vcp201_code是FPGA的源代码。
    VCP201_CODE is a FPGA source code.
    2023-06-03 07:10:03下载
    积分:1
  • 设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。...
    设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。-Designed an asynchronous clock domains between the passage of the module, and use Modelsim for simulation, the simulation results meet the intended purpose.
    2022-02-04 07:33:00下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载