-
Poorscope
poor scope is a vhdl implimentation pic micro controller
- 2013-02-02 13:01:17下载
- 积分：1
-
DDR2_XILINX
xilinx FPGA设计需要的DDR2文件，可以应用于实际设计中(xilinx FPGA design needs DDR2 files that can be applied to the actual design)
- 2014-10-09 09:54:05下载
- 积分：1
-
pwm virterbi 译码器
维特比译码器使用维特比译码算法采用卷积码进行编码的比特流解码。还有其他算法译码卷积编码的流 （例如，Fano 算法）。维特比译码算法是最耗费资源的但它的最大似然解码。这最常用的约束长度 k 的卷积码译码 < = 10，但值 k = 15 都在实践中使用。由安德鲁 J 制定并发表论文汇刊信息理论、 IT-13 卷，第 260-269 页"错误边界为卷积码和渐近最优解码算法"，在 1967 年 4 月，维特比译码。
- 2022-11-02 02:25:03下载
- 积分：1
-
高级的加密标准
AES （高级加密标准） 是一种标准的加密算法。
它使用其定义自定义的子字节变换、 多项式乘法等进行加密。
请参阅附加的语言代码。
通过 Xilinx ISE 12 打开它。
- 2022-07-04 11:37:25下载
- 积分：1
-
xilinx zc706开发板Verilog流水灯源代码
xilinx zc706开发板Verilog流水灯源代码，适合刚开始接触FPGA的程序员，新接触xilinx ZYNQ-7000 zc706套件开发板的菜鸟，资源包含设计程序，仿真程序、综合程序，很简单的代码，适合初学者
- 2022-02-10 00:22:30下载
- 积分：1
-
error-detection-device
使用Verilog语言编程，在Quartus ii 上实现的误码检测装置，并通过单片机将误码结果显示在LCD上。本代码具有一定的工程实践价值。(Using the Verilog language programming, implemented on the Quartus ii error detection device, and the result of errors by the microcontroller on the LCD display. The code has some value engineering practice.)
- 2021-05-12 17:30:03下载
- 积分：1
-
4
Verilog的135个经典设计实例.使你工作使用学习中，会有很大帮助，各种典型案例(135 classic Verilog design examples. Make your work with the study, will be of great help, of various typical cases
)
- 2014-03-19 10:55:14下载
- 积分：1
-
deng
HDL verilog 电子密码锁 输入错误后有报警 输入正确后有提示(HDL Verilog electronic code lock input errors have prompted alarm input is correct)
- 2012-06-27 19:25:53下载
- 积分：1
-
FPGA
用Vrilog产生一个混沌信号，并用MATLAB仿真，画出波形。(With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.)
- 2012-11-15 20:29:35下载
- 积分：1
-
FPGAPPCI9054
FPGA连接PCI9504的电路图。以及PCB文件(FPGA connected to the circuit diagram of the PCI9504. And PCB files)
- 2012-10-22 15:29:00下载
- 积分：1
