登录
首页 » Verilog » 基于FPGA的串口通信

基于FPGA的串口通信

于 2022-03-12 发布 文件大小:716.93 kB
0 161
下载积分: 2 下载次数: 2

代码说明:

资源描述基于fpga的串口通信,采用verilog语言,实验开发板与pc机之间的串口通信

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cycle_measure
    测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
    2013-08-29 16:09:17下载
    积分:1
  • gtwizard_254_127_ex_1113_3
    说明:  配置GTH ip的例子工程,选用7 series 芯片的GTH 113quad的四个通道,在程序中每个链路利用自己的恢复时钟进行数据解码,所以四个通道可以各自独立运行;成功工作在2.54Gb/s的链路状态,长时间(>24小时)的测试,误码率一直为0.(The GTH ip example project is configured with four channels of the GTH 113quad of the 7 series chip. Each link in the program uses its own recovery clock for data decoding, so the four channels can operate independently; the successful operation is at 2.54Gb/ The link state of s, long time (>24 hours) test, the bit error rate has been 0.)
    2019-06-17 21:33:56下载
    积分:1
  • 74ls138-integral-4-wire-encoder-16
    74ls138组成16..4线编码器 经过本人验证(74ls138 composed of 16 .. 4 line encoder after I verify)
    2011-09-20 19:00:59下载
    积分:1
  • emif2axi_v1_00_a
    说明:  emif接口转axi接口,在多个项目中使用,功能完善(EMIF interface to Axi interface, used in many projects, perfect function)
    2020-12-01 15:29:26下载
    积分:1
  • FPGA内部实现数据大小排序方法
    在FPGA内部实现数据大小排序是一件非常困难的事情,本例中以流水线方式实现16个数据的排序!
    2022-04-20 13:03:53下载
    积分:1
  • sqrt_pipeline
    Matlab - to hdl code for square root
    2020-06-17 12:20:02下载
    积分:1
  • LCD
    LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)
    2009-05-03 10:34:47下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • 4-code
    设计一个十进制计数器,具有显示位置随计数时钟在八个数码管中左右滚动的功能。(Design of a decimal counter, a display position with the count clock in at around eight digital scrolling function.)
    2016-05-24 17:00:31下载
    积分:1
  • jiaotongdeng
    数字电路课程设计,用VHDL实现交通灯的控制(Digital circuit design using VHDL control of traffic lights)
    2014-06-16 18:26:53下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载