-
uart
it contains pdf file which has vhdl program of uart (universal asynchoronus receiver and transmitter). which very simple and easy to understand
- 2010-04-22 20:47:55下载
- 积分:1
-
DE2_Basic_Computer
DE2 altera board vhdl design
- 2016-04-09 00:35:05下载
- 积分:1
-
基于FPGA的ramtest
资源描述基于FPGA v5的ram制作以及测试啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊。。。
- 2022-10-22 06:00:06下载
- 积分:1
-
sram_test
is61lv25616简单的verilog程序,完成sram读写(is61lv25616 simple verilog program, complete sram read and write)
- 2013-07-18 11:16:50下载
- 积分:1
-
基于RAM的同步FIFO设计与实现
资源描述该代码通过例化ram,然后再利用读写指针的比较来判断full和empty的状态,从而实现了同步FIFO的设计
- 2022-09-09 11:40:03下载
- 积分:1
-
test-bench
如何编写测试文件,,test bench的编写方法和是列,,总结的非常好的东西(how to code test bench in verilog)
- 2012-03-31 08:38:24下载
- 积分:1
-
20190718 - Copy
说明: this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device
- 2020-06-21 21:20:02下载
- 积分:1
-
pcm
利用VHDL语言和模块化设计实现PCM编译码的功能,整体工程和代码全有。(PCM encode and decode by VHDL in Quartus2. )
- 2020-11-02 10:39:53下载
- 积分:1
-
CPU of LC3-b
此源代码是一个CPU 16位核心LC3-b的全部设计。它由一个小模块和一个将小模块连接成一个完整块的顶部模块组成。还有一个testbench文件来检查设计是否正确运行
- 2022-04-08 03:47:46下载
- 积分:1
-
基于IIC的EEPROM模型代码
说明: 基于IIC协议的EEPROM模型,可实现串行数据转并行数据,并行数据转串行数据,分为EEPROM模块,EEPROM_WR模块,signal模块,Top模块(The EEPROM model based on IIC protocol can convert serial data to parallel data and parallel data to serial data. It is divided into EEPROM module and EEPROM module_ WR module, signal module, top module)
- 2020-10-02 00:30:24下载
- 积分:1