登录
首页 » VHDL » 具有多种功能的电子钟:闹钟、定时和修改…

具有多种功能的电子钟:闹钟、定时和修改…

于 2022-03-12 发布 文件大小:5.77 kB
0 162
下载积分: 2 下载次数: 1

代码说明:

具有多种功能的电子钟:闹钟,报时和修改,定时闹钟,报时时间,带闹钟,报时开关。-with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 8051_VHDL
    mc8051代码,里面功能齐全,调试方便(mc8051 code, inside a full-featured, easy debugging)
    2008-03-28 14:54:19下载
    积分:1
  • Quartus中实现的DDS 使用的是altera提供的IP core
    Quartus中实现的DDS 使用的是altera提供的IP core-DDS achieved Quartus using IP core provided by altera
    2022-07-12 10:39:19下载
    积分:1
  • VHDL的重要PPT资料,对初学者非常有益处
    VHDL的重要PPT资料,对初学者非常有益处-VHDL important PPT information is very useful for beginners
    2022-05-18 19:20:34下载
    积分:1
  • ds18b20
    说明:  ds18b20的Verilog程序,经测试验证可以使用。注意此版本为DALLS DS18B20而不是DS1820,注意加5K上拉电阻。(ds18b20 the Verilog process can be used to verify by testing. Note that this version rather than DALLS DS18B20 for DS1820, the attention of Canadian 5K pull-up resistor.)
    2020-10-29 11:09:56下载
    积分:1
  • LDPC.DIFFERENT-CODE-LONGTH
    LDPC码不同码长对比。码率选择1/2.码长分别为256,512,1024.(LDPC codes of different code length contrast. Bitrate select 1/2 yards long were 256,512,1024.)
    2012-11-22 10:53:04下载
    积分:1
  • 下午5点的代码及说明,verilog代码,几乎所有的IC面试都会问…
    5分代码及说明,verilog代码,几乎所有的IC面试都会问到这个问题,所以总结了一下发了上来,共同学习!-5 pm code and explanations verilog code Almost all the interviews will IC asked this question, summed up in the ranks about fat, learn together!
    2022-02-21 11:34:44下载
    积分:1
  • FPGA_can
    实现基于FPGA的控制MCP2515发送的程序,本人编写通过测试,希望提供帮助(FPGA-based control program sent MCP2515, I write to pass the test, hoping to help)
    2020-12-31 09:28:59下载
    积分:1
  • myconstellation_final_2
    bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)
    2021-03-03 01:49:33下载
    积分:1
  • shi01
    FPGA上机文件一所以在FPGA中采用同 步设计非常重要 MAX+PLUS II可以计算出数据传输需要(fpga Several of the largest chip operating frequency I would be grateful if the output value of counter FFFFC- FE0FF simulation waveform between the print out (only EPF10K70RC240-4 chips, the maximum allowable Clock frequency)
    2017-10-24 16:41:14下载
    积分:1
  • 用FPGA verilog hdl实现千兆以太网MAC。
    用FPGA verilog hdl实现千兆以太网MAC。-Using FPGA verilog hdl realize Gigabit Ethernet MAC.
    2022-05-10 18:11:05下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载