登录
首页 » VHDL » 具有多种功能的电子钟:闹钟、定时和修改…

具有多种功能的电子钟:闹钟、定时和修改…

于 2022-03-12 发布 文件大小:5.77 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

具有多种功能的电子钟:闹钟,报时和修改,定时闹钟,报时时间,带闹钟,报时开关。-with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • YCbCr444_YCbCr422
    FPGA YCbCr444转YCbCr422实验 很好的参考(FPGA EP4CE40F23C6 YCbCr444 turn YCbCr422 experiment)
    2021-01-25 10:08:38下载
    积分:1
  • VHDL prepared by the FIR filter source for Embedded designers have a good role i...
    VHDL语言编写的FIR滤波器源码 对于嵌入式设计者有很好的指导作用 -VHDL prepared by the FIR filter source for Embedded designers have a good role in guiding
    2022-06-17 20:08:46下载
    积分:1
  • 全数字锁相环的verilog源代码
    全数字锁相环的verilog源代码-全数字锁相环的verilog源代码
    2023-04-30 22:20:03下载
    积分:1
  • texi
    基于FPGA的出租车计价器,欢迎大死同学多多交流(FPGA-based Taximeter, welcomes the dead students more exchanges)
    2008-05-09 22:49:48下载
    积分:1
  • CycloneII_NiosII_2C35_Rev02_DB_SCH
    说明:  nios开发板电路图CycloneII_NiosII_2C35_Rev02_DB_SCH.zip(nios development board circuit CycloneII_NiosII_2C35_Rev02_DB_SCH.zip)
    2010-03-28 20:50:27下载
    积分:1
  • 遥控器接收解码电路
    设计遥控器接收解码电路。该电路接收编码后的串行数据,解码输出数据。电路接收 到的串行数据的格式为: 4 位同步码“ 1010”, 4 位数据(高位在前), 1 位奇校验码(对前 8 位数据校验)(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial data received by the circuit is: 4 bit synchronous code "1010", 4 bit data (high in the front), 1 bit parity check code (check for the first 8 bits of data))
    2017-11-27 15:10:34下载
    积分:1
  • 电子闹钟:基于fpga的电子闹钟设计,采用模块化方式
    电子闹钟:基于fpga的电子闹钟设计,采用模块化方式-Electronic alarm: FPGA-based electronic alarm clock design, modular approach
    2022-02-06 03:24:59下载
    积分:1
  • vhdl实现24小时计数器,方法简单实用。 仿真环境MAXPLUS
    用vhdl实现24小时计数器,方法简单实用。 仿真环境MAXPLUS--use VHDL to achieve 24-hour counter, simple and practical method. Simulation environment Segments-
    2022-03-24 12:46:20下载
    积分:1
  • singlecycle_mips
    single cycle mips design by verilog.
    2020-09-07 19:48:02下载
    积分:1
  • 基于FPGA的数字钟设计
    基于FPGA的数字钟的设计,外部时钟32MHz,通过分频器得到秒脉冲,用于正常工作时的计数脉冲。通过分频还得到一个5ms的脉冲,用于按键的消抖(具体原理可见程序)。输入的信号有三个:1.时钟信号2.校时模式设置按键3.校时调整按键,输出通道6位数码管。共有:校时模块,24计数的小时计数模块,60计数的分钟计数模块,60计数的秒钟计数模块。
    2022-04-01 05:03:17下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载