登录
首页 » VHDL » 具有多种功能的电子钟:闹钟、定时和修改…

具有多种功能的电子钟:闹钟、定时和修改…

于 2022-03-12 发布 文件大小:5.77 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

具有多种功能的电子钟:闹钟,报时和修改,定时闹钟,报时时间,带闹钟,报时开关。-with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zidong-shouhuoji
    用VERILOG实现自动售货机功能,运行正确,希望有帮助(Use VERILOG implementation vending machine function, correct operation, hope to have help)
    2014-01-05 20:42:49下载
    积分:1
  • FPGA的专业综合工具,学习此第三方工具的经典教程
    FPGA的专业综合工具,学习此第三方工具的经典教程-FPGA 专 业 酆 危 撸 学魏 说 叩 木坛
    2022-05-24 03:46:54下载
    积分:1
  • Xilinx ISE 8.2i s license
    Xilinx ISE 8.2i的license-Xilinx ISE 8.2i s license
    2023-06-08 10:45:03下载
    积分:1
  • csbar(3) : X"E0000" to X"E01FF"
    -- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any output -- csbar(0) : X"00000" to X"01FFF" -- csbar(1) : X"40000" to X"43FFF" -- csbar(2) : X"08000" to X"0AFFF" -- csbar(3) : X"E0000" to X"E01FF" -- download from www.pld.com.cn & www.fpga.com.cn --- M68008 Address Decoder-- Address decod er for the m68008-- 0 asbar must be to enable any o utput-- csbar (0) : X "00000" to X "01FFF"-- csbar (1) : X "40000" to X "43FFF"-- csbar (2) : X "08000" to X "0AFFF"-- csbar (3) : X "E0000" to X "E01FF"-- download from www.pld. com.cn
    2022-02-26 21:53:57下载
    积分:1
  • VHDLDesignandFPGAImplementationofLDPCDecode
    说明:  一篇关于LDPC解码算法的FPGA用VHDL实现的PDF文件,老外写的,还可以,可以参考,欢迎大家下载!(A PDF about the FPGA implementation of LDPC algorithm, written by foreigners, but also, you can refer to, welcome to download!)
    2020-03-23 20:33:51下载
    积分:1
  • 使用vriloge硬件描述语言设计数字频率计,其对于高频测量精确,可测范围0―99999999HZ,在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求...
    使用vriloge硬件描述语言设计数字频率计,其对于高频测量精确,可测范围0―99999999HZ,在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求-The use of hardware description language design vriloge digital frequency meter, and its high-frequency measurement for accurate, range 0-99999999HZ, in MAX+ PLUSII run me through and run the experiment to meet the requirement through
    2022-01-25 18:01:01下载
    积分:1
  • FPGASquare-RootRaised-CosineFilter
    数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)
    2011-05-04 21:23:36下载
    积分:1
  • verilog for full_adder
    verilog for full_adder
    2022-06-28 14:23:05下载
    积分:1
  • FPGA-基于fpga的PWM
    一段很好地讲述PWM的VHDL硬件代码,可以在不同SOPC上运行实现
    2022-01-30 19:23:51下载
    积分:1
  • TW2867_ADV7171
    FPGA TW2867输入到ADV7171显示实验(FPGA TW2867 input to the ADV7171 display experiment)
    2021-03-19 15:19:19下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载