登录
首页 » VHDL » 数码管时钟

数码管时钟

于 2022-03-13 发布 文件大小:2.21 MB
0 113
下载积分: 2 下载次数: 1
我要下载

代码说明：

利用8段数码管实现的秒表时钟，FPGA使用EP2C80208C8N，通过例化数码管控制模块、秒表计时模块、时钟进位模块等实现准确计时。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

  • 利 用 来 vhdl 设 计 p cm的 实 现
    利 用 来 vhdl 设 计 p cm的 实 现-Vhdl design used for the realization of p cm
    2023-06-01 20:05:03下载
    积分：1
  • Camera-Interface-Overview
    主要讲述了数码相机MIPI接口协议说明，工作模式及信号传输原理等(Camera Interface Overview)
    2014-01-20 22:19:32下载
    积分：1
  • 入门，verilog语言，实现字符型液晶1602的显示，及按键控制
    入门，verilog语言，实现字符型液晶1602的显示，及按键控制-verilog
    2022-07-19 01:27:34下载
    积分：1
  • multiply
    由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
    2008-12-30 20:51:33下载
    积分：1
  • 一个FPGA
    一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友提供参考和借鉴!-an FPGA-based serial procedures have proven, right Serial do with FPGA reference for a friend and borrow!
    2022-03-24 10:20:25下载
    积分：1
  • sourceinsight的verilog插件
    sourceinsight的verilog插件-The Verilog sourceinsight plug-ins
    2022-02-04 18:20:59下载
    积分：1
  • 基于fpga数字频率计的设计
    数字频率计的设计，显示0~999的频率 整个程序代码都是通过vhdl语言来完善的 功能模块多样，详细的介绍了多模块的各个功能
    2022-03-13 10:54:30下载
    积分：1
  • jjj
    实现了四bit计数器的功能，使用的是VHDL语言描述(Four-bit counter, using the VHDL language description)
    2012-12-20 10:53:46下载
    积分：1
  • 14_SDRAM
    说明：  高速流水的SDRAM控制器，最高速度可达速度在200M左右(high speed SDRAM controller)
    2019-06-17 18:43:54下载
    积分：1
  • 电梯
    利用verilog编写的电梯程序，实现基本的电梯运行功能(Elevator program written by Verilog)
    2018-11-25 11:39:50下载
    积分：1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载

热门标签

Visual C++ matlab C/C++ Java Others Unix_Linux EasyLanguage易语言 Visual Basic C# PDF C++ Delphi VHDL ASP WINDOWS
热门下载

Copyright© 2019-2025 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！