登录
首页 » VHDL » 数字时中(VHDL)

数字时中(VHDL)

于 2022-03-14 发布 文件大小:382.47 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

数字时中(VHDL)-Numbers in (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • USB 1.1 PHY的代码,verilog语言 USB 1.1 PHY的代码,verilog语言
    USB 1.1 PHY的代码,verilog语言 USB 1.1 PHY的代码,verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
    2022-01-25 23:39:51下载
    积分:1
  • uart_byte_rx
    说明:  libero soc工程,实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)
    2020-06-21 09:20:01下载
    积分:1
  • Noise-cancellation
    this contain the source code for noise cancellation ,which can be used in c platform.
    2012-10-21 23:32:37下载
    积分:1
  • 数字时钟的VHDL语言描述,具有高精度,控制性能良好
    数字时钟的VHDL语言描述,具有高精度,控制性能良好-Digital Clock description of the VHDL language, with high precision and good control performance
    2022-03-23 07:25:11下载
    积分:1
  • 很多实用的例程,包括触发器,译码器,多路选择器
    很多实用的例程,包括触发器,译码器,多路选择器-A lot of useful routines, including the flip-flop, decoder, MUX
    2022-03-06 03:11:07下载
    积分:1
  • I2C 串口通讯Xilinx项目源码 拷贝到硬盘,用ISE打开工程文件即可。...
    I2C 串口通讯Xilinx项目源码 拷贝到硬盘,用ISE打开工程文件即可。-I2C Serial Communication Xilinx source project are copied to the hard drive, using ISE project file can be opened.
    2022-02-20 02:20:00下载
    积分:1
  • FPGA_实时时钟设计
    通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Press key 1 to show the week, press the key 2 to show the year and month, not according to the display time, so that the display of the display of the display of our digital table.)
    2020-10-22 15:17:23下载
    积分:1
  • tPad_Camera
    tPad DE2-115/70开发板可用的摄像头采集、显示程序,QT10.0以上环境可用,原装代码,可以进行修改加以使用,如使用到倒车影像系统中,视频显示等。(tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such as the use of the reversing video system, the video display.)
    2020-07-09 19:58:55下载
    积分:1
  • verilog 写的 多功能数字钟
    verilog 写的 多功能数字钟-verilog to write multi-functional digital clock
    2023-03-18 14:30:04下载
    积分:1
  • AskPsk
    说明:  ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)
    2005-11-26 09:14:32下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载