网站首页

数字时中（VHDL）

于 2022-03-14 发布文件大小:382.47 kB

 0  115

下载积分: 2 下载次数: 1

我要下载

代码说明：

数字时中（VHDL）-Numbers in (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于FPGA的多路同步脉冲发生器设计1
说明：采用FPGA（现场可编程门序列）编写VHDL语言设计多路同步脉冲发生器，对信号进行分频处理，实现四路信号相位相差T/16和T/8的延迟相位输出，实现的四路脉冲与传统的脉冲同步器不同，它具有高集成度，高通用性，容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide the frequency of the signal, to achieve the four-way signal phase difference T / 16 and T / 8 delay phase output, the realization of the four-way pulse is different from the traditional pulse synchronizer, it has the characteristics of high integration, high-throughput, easy adjustment and high reliability.)

2020-03-18 20:52:05下载

积分：1
adder
This the adder VHDL code, it contains input and output fild, also simulate file-adder

2022-06-21 18:48:32下载

积分：1
是用于pci开发的核，可以将硬件的信息映射到然间上来节省出开发人员用于了解硬件的时间...
是用于pci开发的核，可以将硬件的信息映射到然间上来节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware

2022-01-26 02:12:56下载

积分：1
互联网测试和检测垃圾邮件
A 凸轮是一个转动或滑动的片断，在机械联动使用特别是在将旋转运动转变为直线运动或反之亦然。请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-02-15 23:05:25下载

积分：1
标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...
标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated

2022-03-13 05:08:34下载

积分：1
时序逻辑与组合逻辑（VHDL）
代码使用应用于 FPGA的VHDL代码，主要是告诉大家时序逻辑和组合逻辑的应用场合和区别，希望能够对大家有所帮助

2022-10-19 04:15:03下载

积分：1
spartan6_GTP
基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)

2018-03-08 23:14:30下载

积分：1
TCAM
基于TCAM的高速路由查找，逻辑实现深度为32的内容查找，得到索引和命中指示(TCAM lookup based on a high-speed routing logic to realize the depth of content to find 32, get indexed and hit instructions)

2014-12-10 20:41:31下载

积分：1
高效的同步有限状态机的设计，本代码详细的说明了如何设计高效和规范的fsm设计...
高效的同步有限状态机的设计，本代码详细的说明了如何设计高效和规范的fsm设计-Efficient Synthesizable Finite State Machine Design using NC-Verilog

2023-07-18 00:50:02下载

积分：1
PPM解码器
本代码主要功能是PPM解码，采用Verilog语言，通过移位寄存器和组合电路实现解码。(The main function of this code is PPM decoding.)

2020-12-10 18:29:19下载

积分：1

696518资源总数
106174会员总数
31今日下载

数字时中（VHDL）

0 个回复

热门标签

热门下载