网站首页

登录

数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法...

于 2023-04-20 发布文件大小:32.86 kB

 0  133

下载积分: 2 下载次数: 1

我要下载

代码说明：

数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。-NC NC divider divider design of its function is when the input given different input data, input the clock signal will have different sub-frequency ratio, NC prescaler value can be used include parallel preset counter adder design is completed, the method is to count the number of overflow bit with preset load to the input signal phase.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

U_XMIT
8位并行转穿行发送程序，波特率可自行设置，经检验有实用效果(8-bit parallel transfer walk through the sending program, the baud rate can be set up their own practical effect inspection)

2013-03-15 19:05:49下载

积分：1
DW_apb_timer
verilog实现计时器timer，可直接用于芯片开发中。(verilog achieve timer, it can be directly used for chip development.)

2016-04-05 22:37:39下载

积分：1
vhdl,七段数码管驱动程序，完成数字显示功能
vhdl,七段数码管驱动程序，完成数字显示功能-vhdl, seven-segment digital tube driver, complete the digital display

2022-03-19 02:05:40下载

积分：1
基于Actel A3P030 FPGA液晶显示器使用jdl12864串行接口，时钟可调
基于Actel A3P030 FPGA，液晶采用JDL12864串行接口，时钟48MHz-Based on Actel A3P030 FPGA, LCD using JDL12864 serial interface, clock 48MHz

2022-07-05 03:00:11下载

积分：1
61EDA_C2212
红色飓风II开发板USB2FPGA USB驱动程序，由verilog编写，包括源码和FIFO测试程序(Red Hurricane II development board USB2FPGA USB driver from verilog preparation, including source code and test procedures FIFO)

2013-05-30 14:22:07下载

积分：1
My-Simple-Specturm--Analyzer
基于LabVIEW FPGA的频谱估计与分析(the power spectrum estimation and analysis based on LabVIEW FPGA)

2013-11-13 08:45:40下载

积分：1
LDPC-long40rate0.5-encode-and-decode
LDPC的短码，码长为40速率为0.5的LDPC码的设计，用的是QC矩阵，压缩文件为原码部分，工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)

2013-07-01 09:28:47下载

积分：1
verilog-axi-master
说明： Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi

2020-11-04 14:39:51下载

积分：1
liyuanlnx_IP_RAM
FPGA——IP_RAM实验：创建IPRAM核，单端口，10位地址线（256字节），8位数据线（每字节8byte），读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode：控制LEDC显示 1：mode1，从k1~k3输入data的低4位，ledb计时，从0~f，计时跳变沿读取k1~k3的值，存入RAM 8个数之后，从RAM输出数据，用leda显示，同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)

2020-06-22 04:20:02下载

积分：1
标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合...
标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated

2022-03-13 05:08:34下载

积分：1

696516资源总数
106783会员总数
25今日下载