网站首页

It is then register ( shifter) PISO ( Parallel

于 2022-03-14 发布文件大小:668.00 B

 0  102

下载积分: 2 下载次数: 1

我要下载

代码说明：

It is then register ( shifter) PISO ( Parallel - in, serial - out)-It is then register ( shifter) PISO ( Parallel- in, serial- out)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

random
Verilog使用$random()函數簡單範例(Verilog using the $ random () function of a simple example)

2009-06-18 11:54:19下载

积分：1
pll
fpga配置锁相环完整程序，使用quartus IP核，Verilog语言。(FPGA configuration PLL complete program, Verilog language.)

2020-06-20 17:00:01下载

积分：1
Embedded CPU and FPGA
以嵌入式CPU和FPGA为基础的嵌入式系统架构-Embedded CPU and FPGA-based embedded system architecture

2022-01-26 03:56:19下载

积分：1
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern-LFSR

2023-05-12 15:15:03下载

积分：1
code
PLL中的TDC和DCO代码,是TI公司团队的，相当经典的代码，非常不错(the code of TDC and DCO)

2020-12-10 10:29:19下载

积分：1
simpleCpu
relative cpu design implementation

2013-08-14 21:22:39下载

积分：1
chuankou_huihuan
说明： FPGA与PC端实现串口数据的收发，先从PC端接收数据，然后发回给电脑，可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)

2020-06-16 10:20:01下载

积分：1
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看...
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看-verilogrtl After the former imitation through imitation, it can run on the look modelsim

2022-09-01 11:30:03下载

积分：1
EDA
十进制计算机，实现十进制计数功能，简单可靠(vhdl)

2009-12-26 21:45:43下载

积分：1
Building the CPU datapath
Building the CPU datapath

2022-07-24 12:10:47下载

积分：1

696518资源总数
105885会员总数
31今日下载

It is then register ( shifter) PISO ( Parallel

0 个回复

热门标签

热门下载