-
浮动点加法器
语言代码编码中用于添加 2 xilinx 浮点数......
和此编码中使用的技术是 piplining......
- 2022-09-16 23:30:03下载
- 积分:1
-
FPGA_Based_CNN-master
这个项目是一个基于FPGA的alexnet第一卷积层实现。(This project is a FPGA based implementation of first Convolutional Layer of AlexNet.)
- 2017-08-27 11:00:48下载
- 积分:1
-
MIPS_32位
32位单周期校验码
- 2022-04-01 11:56:32下载
- 积分:1
-
Encoder_SSI_Veryilog
说明: 本文详细描述了SSI协议的通讯格式、原理及应用电路,并采用verilog语言实现了SSI通讯协议.设计实用电路并实现了与绝对值编码器的通讯(SSI protocol described in detail the communication format, principle and application circuit, and use verilog language of the SSI protocol. Practical circuit design and implementation of the communication with the absolute encoder)
- 2020-12-28 20:59:02下载
- 积分:1
-
chuankou_huihuan
说明: FPGA与PC端实现串口数据的收发,先从PC端接收数据,然后发回给电脑,可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)
- 2020-06-16 10:20:01下载
- 积分:1
-
sph-original-codes
SPH的原始代码,希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)
- 2020-10-22 10:27:23下载
- 积分:1
-
课程设计-数字钟
说明: 具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)
- 2020-05-18 17:11:07下载
- 积分:1
-
小灯测试代码
使用Verilog语言编写小灯测试代码,能实现流水灯的功能,代码简单易懂,很适合初学者学习和验证。
- 2022-02-28 22:00:42下载
- 积分:1
-
Blazing-Fiber-grating
闪耀光栅
有带阻滤波器作用的闪耀光纤光栅,反射角度可以控制(Blazed grating)
- 2021-03-27 09:19:12下载
- 积分:1
-
rake
使用matlab实现cdma 系统的rake接收机,比较最大比合并,等增益合并和选择性合并接收算法的性能(脢 鹿 脫脙matlab脢渭脧脰cdma 脧渭脥 鲁 渭脛rake 陆 脫脢脮 禄煤 拢 卢 卤 脠 陆 脧 脳 卯)
- 2021-04-19 14:38:51下载
- 积分:1