登录
首页 » VHDL » 对于一个扫描程序的编写进行VHDL开发环境

对于一个扫描程序的编写进行VHDL开发环境

于 2022-03-14 发布 文件大小:886.00 B
0 95
下载积分: 2 下载次数: 1

代码说明:

maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用状态机对A/D转换器0809的采样控制电路的实现。工具:Quartus ii 6.0 语言:VHDL...
    用状态机对A/D转换器0809的采样控制电路的实现。工具:Quartus ii 6.0 语言:VHDL-State machine used for A/D converter sampling control circuit 0809 is achieved. Tools: Quartus ii 6.0 Language: VHDL
    2022-05-14 13:34:13下载
    积分:1
  • VHDL4人抢答器
    4人抢答系统,可以计时20秒,20秒无人抢答则视作无人抢答。start之前抢答者视为违规抢答,违规抢答会警告选手。若有一人抢答则其他3人锁定,不可再抢答。aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa
    2022-03-17 00:58:23下载
    积分:1
  • 里德所罗门编码器的VHDL
    应用背景里德所罗门码–纠错码是由欧文·里德所罗门和古斯塔夫1960介绍了一个重要的群体。他们有很多重要的应用,其中最突出的包括消费者的技术,如CD,DVD,蓝光光盘,QR码,数据传输技术,如DSL和WiMAX,广播系统等作为dvband ATSC和存储系统,如RAID 6。它们也被用于卫星通信。关键技术数据存储苇编码在海量存储系统中应用非常广泛,以纠正与媒体缺陷相关的突发错误。苇编码是光盘的重要组成部分。这是强大的纠错编码在大规模生产的消费产品第一次使用,和DAT和dvduse类似的计划。在CD,两层芦苇–所罗门编码由28路卷积交织器产生一个方案称为交叉交错里德所罗门编码–分离(保监会)。一个保监会解码的第一个元素是一个相对薄弱的内部(32,28里德所罗门码–),缩短了从(255251)8位符号代码。该代码可以正确的高达2字节的错误,每32字节块。更重要的是,它的旗帜为擦除任何不可恢复的块,即,超过2字节的错误块。解码后的28字节的块,与擦除指示,然后由交织器对不同的块(28,24)外码。多亏了分选,擦除28字节的块内的代码从成为一个单独的擦除字节在28个外层代码块。外码很容易纠正,因为它可以处理多达4每块擦除。其结果是一个中国保监会,可以完全正确的错误爆发高达4000位,或约2.5毫米的光盘表面。此代码是如此的强烈,大多数CD播放错误几乎肯定是由跟踪误差,使激光器跳轨道引起的,不是由纠正突发错误。[ 2 ]DVD使用类似的方案,但更大的一块,(208192)内的代码,和(182172)外码。里德所罗门–纠错也用于parchive文件通常贴附在Usenet多媒体文件。分布式在线存储servicewuala还利用里德所罗门–分手时的文件。
    2022-05-27 04:28:58下载
    积分:1
  • PCIE
    xilinx spartan6的pcie pio源代码(xilinx spartan6 pcie pio demo)
    2020-11-25 14:39:32下载
    积分:1
  • FPGA
    基于可编程逻辑器件FPGA的独立式键盘设计,内部具有硬件去抖动电路。值得一看-FPGA-based programmable logic device stand-alone keyboard design, the internal hardware to jitter circuit. Worth a visit
    2022-05-31 21:35:40下载
    积分:1
  • DW_apb_timer
    verilog实现计时器timer,可直接用于芯片开发中。(verilog achieve timer, it can be directly used for chip development.)
    2016-04-05 22:37:39下载
    积分:1
  • LIP6903CORE_CSC_RGB2YUV
    CSC RGB2YUV Verilog source code
    2011-02-28 20:06:13下载
    积分:1
  • LMS算法FPGA仿真
    说明:  自适应滤波器算法LMS ,的FPGA实现,采用VERILOG实现。(LMS, an adaptive filter algorithm, is implemented on FPGA and VERILOG.)
    2020-06-24 01:00:02下载
    积分:1
  • jt2
    基于FPGA的交通灯代码,VHDL语言书写。适合新手学习vhdl语言时使用(FPGA-based traffic light code, VHDL language writing. Suitable for novice learning vhdl language used when)
    2013-10-26 13:30:26下载
    积分:1
  • Verilog语言手册
    Verilog Language Manual
    2022-04-19 20:28:43下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载