登录
首页 » Verilog » 动态的仲裁者

动态的仲裁者

于 2022-03-14 发布 文件大小:1.28 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

应用背景系统芯片设计的性能很大程度上取决于其总线结构的效率。在系统芯片平台中使用的总线需要一个仲裁过程,因为它可以作为一个主程序的多个组件连接,因此发起一个交易。作为系统设计中的系统组件的数量增加关键技术由商业标准定义的通信架构是广泛存在的,在市场上。例如,OMI的PI总线,ARM的AMBA总线,Mentor Graphics的序列总线,IBM CoreConnect,对超音速的硅背板,和其他的silicore叉。该系统和AMBA使用固定优先级仲裁器。虽然仲裁协议是固定的,仲裁方案的选择通常取决于应用程序的要求

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DATA_scramble
    扰码器的verilog实现,参考802.11a相关标准(Scrambler in verilog implementation)
    2009-12-20 16:44:15下载
    积分:1
  • tAtan2Cordic
    是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。(Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.)
    2021-02-04 09:59:58下载
    积分:1
  • i2c协议读写寄存器实现
    用于进行传感器调试,控制寄存器以及状态寄存器的接口为I2C接口,故做了相应的代码实现,已经做过测试,完成了相关工作,这里不提供测试文件,下载后可以自行测试
    2022-01-25 15:52:08下载
    积分:1
  • Verilog LDPC码
    说明:  LDPC码的BP译码verliong程序(BP decoding veriong program of LDPC code)
    2020-03-03 18:14:12下载
    积分:1
  • Motion_control
    基于FPGA的运动控制系统设计,包含位置、速度控制等(motion control)
    2020-11-29 13:09:28下载
    积分:1
  • top-dac
    Control with DAC conversion
    2011-11-13 19:06:22下载
    积分:1
  • FPGASPI
    FPGA SPI 主要模块全部涵盖 时序解释 与DSP通信(FPGA SPI Timing interpretation covering all main modules communicate with the DSP)
    2020-12-09 13:49:20下载
    积分:1
  • ditietickets
    利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价(Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station)
    2010-05-07 17:09:35下载
    积分:1
  • exp8
    浙江大学体系结构实验课代码 实现5级流水线带有停顿,旁路和控制竞争的处理。(Experimental Architecture, Zhejiang University course code with a pause 5-stage pipeline, bypassing the treatment and control of competition.)
    2020-09-26 12:07:46下载
    积分:1
  • ahb_slave 在先进的单片机总线体系结构
    AHB 总线从控响应由总线主控在系统内发起的转让。从控使用HSELx从解码器的选择信号来确定当应对总线转换。所有其他信号所需的传输,如地址和控制信息,将会生成由总线主控。
    2022-03-26 01:54:22下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载