网站首页

固定长度 32 位乘法器

于 2022-07-15 发布文件大小:1.38 kB

 0  98

下载积分: 2 下载次数: 1

我要下载

代码说明：

32 位有符号乘法 33 周期中的，它可以轻松地提高到可变延迟乘数，可以计算出这个乘数。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

debounce
FPGA按键延时模块，产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)

2020-06-22 04:20:02下载

积分：1
e1framer
E1 deframmer and Frammer.

2013-02-25 19:43:35下载

积分：1
robust_ahb_matrix_latest
AHB_slave_verilog_code

2021-04-21 11:28:49下载

积分：1
verilog-2-1-4
卷积码（2,1,4）编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)

2020-12-27 21:09:02下载

积分：1
FPGA 分频器
我以altera公司的 FPGA，型号是DE2 系列软件的版本是quartusii 9.0 程序实现了2,4,6,8，分频，

2022-02-27 05:04:46下载

积分：1
USB转RS232
USB转RS232RSTTLRS485FT232+SP213串口的原理图AD画的(USB to RS232RSTTLRS485FT232+SP213 serial port schematic AD drawing)

2020-07-01 04:20:02下载

积分：1
DAC2902
verilog编写的DAC2902程序，用于高速的数模转换(verilog language,using for DAC2902 digital analog converter)

2011-08-07 14:29:54下载

积分：1
Xilinx vivado authoritative course
Xilinx vivado 权威教程，清华大学出版社出版，何宾编著。(Xilinx vivado authoritative course, published by Tsinghua University Press, edited by He Bin.)

2019-02-19 20:37:09下载

积分：1
AD9226
FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性(FPGA control AG9226 to sample the code, and use signaltap to test the correctness of the demo.)

2020-12-19 17:19:09下载

积分：1
GAL
有关gal器件的编程入门，以及常见逻辑门、计数器VHDL程序(For gal device programming entry, as well as common logic gates, counters VHDL program)

2013-07-09 22:50:01下载

积分：1

696518资源总数
105901会员总数
40今日下载

固定长度 32 位乘法器

0 个回复

热门标签

热门下载