登录
首页 » Verilog » 可以在运行时更改 PWM 占空比和期间

可以在运行时更改 PWM 占空比和期间

于 2023-07-14 发布 文件大小:124.86 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

•作为一个 PWM 或一个定时器工作。 • 16 位的主要计数器。 • PWM/计时器可以选择横臂接口时钟或外部时钟作为工作时钟之间。 • PWM 可以选择专用的责任周期输入或内部寄存器之间作为源的占空比. •责任比和周期可以在运行时改变。 •主持通过横臂奴隶界面。 •工作时钟可以降低时钟频率到最多 1/65535 或的原始频率。 •期间登记册也作为计时器目标寄存器模块时在定时器模式。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • stm8uart
    Demo program for use UART STM8S
    2013-09-05 03:18:35下载
    积分:1
  • sonic
    基于FPGA的超声波测距,通过数码管显示距离(FPGA-based ultrasonic distance)
    2015-04-27 15:41:19下载
    积分:1
  • h_adder
    ise13.2环境下VHDL编写的半加器器+仿真波形(ise13.2 environment half adder in VHDL simulation waveform control+)
    2013-06-01 13:40:03下载
    积分:1
  • 16bit multiplier
    Verilog code to implment the 16 bits logic multiplier. The output is also 16bits including the document to describe the implement in detail .
    2022-01-28 09:21:47下载
    积分:1
  • LCD_test
    this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
    2013-07-25 14:43:43下载
    积分:1
  • FIRDF_design
    FIR带通、带阻滤波器设计,需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)
    2020-09-28 15:17:44下载
    积分:1
  • My-Simple-Specturm--Analyzer
    基于LabVIEW FPGA的频谱估计与分析(the power spectrum estimation and analysis based on LabVIEW FPGA)
    2013-11-13 08:45:40下载
    积分:1
  • yinpin_display0925
    实现音频的I2S通信,音频柱的显示,及其噪声的处理等功能(Realization of audio I2S communications, audio column display, and its noise processing, and other functions)
    2016-01-07 10:08:31下载
    积分:1
  • ddr3 sdram 控制器代码,verilog
    根据DDR3的特点和操作原理,利用MIG软件工具在Virtex-6系列FPGA中实现DDR3SDRAM控制器的设计,并给出了硬件测试的结果,代码为verilog,通过仲裁机制完成设计,希望对学习fpga的人有帮助
    2022-07-09 17:26:37下载
    积分:1
  • RISC
    32 bit RISC Processor with 3 stage pipeline
    2010-03-03 00:09:16下载
    积分:1
  • 696516资源总数
  • 106642会员总数
  • 12今日下载