登录
首页 » Verilog » 可以在运行时更改 PWM 占空比和期间

可以在运行时更改 PWM 占空比和期间

于 2023-07-14 发布 文件大小:124.86 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

•作为一个 PWM 或一个定时器工作。 • 16 位的主要计数器。 • PWM/计时器可以选择横臂接口时钟或外部时钟作为工作时钟之间。 • PWM 可以选择专用的责任周期输入或内部寄存器之间作为源的占空比. •责任比和周期可以在运行时改变。 •主持通过横臂奴隶界面。 •工作时钟可以降低时钟频率到最多 1/65535 或的原始频率。 •期间登记册也作为计时器目标寄存器模块时在定时器模式。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 课程设计-数字钟
    说明:  具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)
    2020-05-18 17:11:07下载
    积分:1
  • verilog
    关于USB开发的verilog开发程序,非常的全面,学习FPGA开发时用得着。(About USB development verilog development process, very comprehensive, learning FPGA development time worthwhile.)
    2013-12-26 18:29:35下载
    积分:1
  • ds1302_seg7
    使用Verilog完成DS1302的驱动,工程已经经过测试,可直接使用。(DS1302 using Verilog complete drive, the project has been tested and can be used directly.)
    2014-12-10 15:27:48下载
    积分:1
  • 程序
    传感器是一种检测装置,能感受到被测量的信息,并能将感受到的信息,按一定规律变换成为电信号或其他所需形式的信息输出,以满足信息的传输、处理、存储、显示、记录和控制等要求(Sensor is a kind of detection device, which can sense the measured information and transform it into electrical signal or other required information output according to certain rules to meet the requirements of information transmission, processing, storage, display, recording and control.)
    2020-06-18 22:00:01下载
    积分:1
  • led
    LED灯、跑马灯的显示源程序,包括对代码的说明(Display source code LED lights, marquees, including the code specification)
    2013-01-18 18:20:57下载
    积分:1
  • URAT串口调试经典程序(Verilog)
    URAT串口调试程序,包括串口通信的基本常识,串口通信原理,其中有调试的程序代码,包括调试前准备和上电调试,总之是一个很好的程序,经过仿真和上电调试,符合设计要求。
    2023-07-31 05:50:03下载
    积分:1
  • DVI显示驱动
    xilinx V5板子,用来驱动DVI显示的Verilog代码。 可正常显示所需要显示的正常颜色和图案。 将CH7301芯片接到到的视频数据信号,直接显示到DVI显示屏上。
    2022-03-15 02:06:11下载
    积分:1
  • divider
    verilog HDL编写的浮点除法器,编译通过,可综合。压缩包包含三个文件。(verilog HDL write floating-point divider, compile, can be integrated. Archive contains three files.)
    2011-08-29 09:12:21下载
    积分:1
  • FPGA基于DDS数字信号发生器设计(方波、三角波、正弦波)频率可调,步进可调
    完整的FPGA项目,下载即可使用。使用时先指定FPGA(项目使用的是Cyclone IV)芯片型号,指定引脚,然后烧录即可。 本项目明显优于网络上其他的DDS信号发生器,产生波形步进十分精细(可调),最高频率高,波形形状好,并且经过signal Tap II 以及泰克示波器的实际测试。还可以进行波形的拓展,只需要对ROM进行重新编写即可,喜欢的朋友们可以下载。 文件解压后16.3M,压缩后11M,不是那些垃圾、骗积分的帖子,希望可以通过交流来获得进步。本人985高校普通本科生一枚,各位朋友们可以相互交流,喷子走开即可。
    2022-02-05 11:13:52下载
    积分:1
  • multiplier
    参数可配置的sequential 乘法器和booth 乘法器(verilog source code with configurable parameters for sequential multiplier and booth multiplier )
    2011-12-08 15:14:04下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载