登录
首页 » Verilog » 可以在运行时更改 PWM 占空比和期间

可以在运行时更改 PWM 占空比和期间

于 2023-07-14 发布 文件大小:124.86 kB
0 91
下载积分: 2 下载次数: 1

代码说明:

•作为一个 PWM 或一个定时器工作。 • 16 位的主要计数器。 • PWM/计时器可以选择横臂接口时钟或外部时钟作为工作时钟之间。 • PWM 可以选择专用的责任周期输入或内部寄存器之间作为源的占空比. •责任比和周期可以在运行时改变。 •主持通过横臂奴隶界面。 •工作时钟可以降低时钟频率到最多 1/65535 或的原始频率。 •期间登记册也作为计时器目标寄存器模块时在定时器模式。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 网络 UDP协议,支持ML605开发板,
    利用ISE本身的IP核,实现GMII的网络传输,在ML605开发板上调试过,可以跑,有兴趣的可以看看,相互学习嘛
    2022-11-29 23:45:04下载
    积分:1
  • RX_RS_DEC
    OFDM系统新型RS编解码的verilogHDL设计,经测试误码率性能提高(OFDM system verilogHDL new RS codec design, improved bit error rate performance tested)
    2020-12-31 10:59:00下载
    积分:1
  • uart
    UART串口的verilog源代码,完全正确...........(UART serial Verilog source code, completely correct ...........)
    2009-03-02 14:44:16下载
    积分:1
  • crc16_8bit.v
    FPGA用于实现crc16编码的verlog源程序,用到的请下载。(FPGA is used to achieve the the crc16 the encoding of verlog source code used to download.)
    2012-11-08 13:45:14下载
    积分:1
  • The use of ip core
    简单介绍一下FPGA中锁相环的IP使用,因为我们在编程的过程,会用到很多时钟,简单分享一下,PLL IP的使用
    2022-03-17 10:22:46下载
    积分:1
  • 序列检测器的实现采用Verilog HDL模拟使用ModelSim
    2023-01-19 03:45:03下载
    积分:1
  • 通信协议AHB_LITE
    AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
    2020-12-15 10:09:14下载
    积分:1
  • tb_modular
    Matlab to hdl code for Least_square testbench
    2020-06-17 12:20:02下载
    积分:1
  • FGPA,Verilog,Xilinx,Siga-S16
    应用背景上传的是Verilog  FPD版教学!本人还会陆续的上传Xilinx 开发板能用到的部分程序,对于初学FPGA的朋友可以进来看一下!!关键技术主要是针对初学FPGA朋友上传的资料,以后还会传源代码的!!用的是Verilog语言,开发板是Xilinx的。
    2022-08-06 23:22:25下载
    积分:1
  • ahb2wishbone_latest.tar
    AHB to wishbone bridge verilog
    2018-03-06 00:27:11下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载