登录
首页 » Verilog » 5位计数器

5位计数器

于 2022-03-15 发布 文件大小:48.33 kB
0 184
下载积分: 2 下载次数: 1

代码说明:

应用背景计数器是一个连续的电路,计数。这意味着它的收益通过一个预先定义的序列的状态的电路的状态是由所有的触发器的状态决定的。最基本的计数器将只增加1的每一个时钟脉冲,所以状态100将达到101,下一个脉冲将让它切换到110这是可能的设计与任何需要计数的计数器序列。关键技术频率计数器数字钟时间测量模数转换器分频电路数字三角波发生器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dl.sh
    linux cmd line download script
    2012-03-15 02:51:11下载
    积分:1
  • AXI协议的slave的verilog实现
    AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的,支持不对齐的数据传输,同时在突发传输中,只需要首地址,同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问,并更加容易就行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容,满足超高性能和复杂的 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-07-20 13:16:27下载
    积分:1
  • MT25QL02GCBB8E0_VG12.tar
    美光MT25Q系列NOR Flash测试模型(Micron MT25Q Series NOR Flash Test Model)
    2021-01-28 21:28:36下载
    积分:1
  • MII bus verilog code
    带DDR3内存条,HDMI,PCIE,SD,usb,i2c,spi,uart接口
    2022-03-13 04:31:49下载
    积分:1
  • jpeg_fpga
    基于FPGA的JPEG解码,对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)
    2014-02-24 09:19:22下载
    积分:1
  • SDRAM驱动程序
    这是网上找到的一篇关于SDRAM 驱动的程序,注解非常详细,并且很有条理。但因为很久的程序了,所以忘记了出处,印象中是特权同学的。
    2023-04-07 00:25:04下载
    积分:1
  • Dcache设计
    设计了一款Dcache,两路组相联,使用了LRU的替换算法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-05-05 17:44:29下载
    积分:1
  • min_max_finder_part1
    最大最小值寻找程序,可以实现自动查找最大值与最小值(min_max_finder)
    2010-09-25 01:19:09下载
    积分:1
  • 061110061
    在quartus平台下使用verilog语言编程实现简单的单流水线CPU,可以执行16条基本指令(Quartus platform in the verilog language programming using a simple single-line CPU, can perform 16 basic instructions)
    2010-05-21 20:01:16下载
    积分:1
  • IFFT
    OFDM中的IFFF模块实现,基于verilog实现,通过验证(OFDM module in IFFF)
    2010-05-28 21:16:54下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载