登录
首页 » Verilog » 5位计数器

5位计数器

于 2022-03-15 发布 文件大小:48.33 kB
0 206
下载积分: 2 下载次数: 1

代码说明:

应用背景计数器是一个连续的电路,计数。这意味着它的收益通过一个预先定义的序列的状态的电路的状态是由所有的触发器的状态决定的。最基本的计数器将只增加1的每一个时钟脉冲,所以状态100将达到101,下一个脉冲将让它切换到110这是可能的设计与任何需要计数的计数器序列。关键技术频率计数器数字钟时间测量模数转换器分频电路数字三角波发生器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 浮点单元
    本文档介绍了Verilog双精度浮点内核,这些
    2023-03-23 11:50:04下载
    积分:1
  • rfid_re
    VHDL实现 DDS。大家共享吧,一起学习,一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)
    2008-05-16 15:12:13下载
    积分:1
  • booth乘法器verilog源代码
    源文件中的代码是基于BOOTH2算法的32位乘法器,并且采用了4:2压缩器,并且进行了实际的仿真,直接运行就可以通过,代码通俗易懂,具有很好的参考意义,可以供初学者使用和参考。欢迎大家下载!
    2022-02-12 22:09:52下载
    积分:1
  • 123
    说明:  系统介绍了数字开发系统平台FPGA设计中的部分技巧 对于FPGA开发研究人员具有一定的指导和帮助意义(Systematic introduction of digital development platform FPGA design techniques for FPGA development of some of the researchers have some sense of guidance and help)
    2011-03-24 10:34:07下载
    积分:1
  • fifo
    fifo是大多数设计中非常重要的模块;
    2022-02-27 06:51:03下载
    积分:1
  • tcpip_stack_v1_2
    说明:  实现ARP、ICMP、UDP、TCP、IP和MAC全过程的传输,对TCP的连接、接收、发送、断开均经过测试,功能正常(Realize the transmission of ARP, ICMP, UDP, TCP, IP and MAC in the whole process, test the connection, reception, transmission and disconnection of TCP, and the function is normal)
    2020-05-05 10:03:04下载
    积分:1
  • pipline_lms_and_rls_verilog
    流水线LMS,和RLS算法的Verilog代码,用于自适应信号处理的FPGA实现。(The Verilog code about fir_pipline_lms and fir_rls. They commonly used in adaptive signal processing in FPGA platform.)
    2021-05-06 20:58:37下载
    积分:1
  • MIL-STD-1553B代码
    FPGA实现1553B编解码器功能 Verilog语言(FPGA implementation of 1553B codec function, Verilog language)
    2020-12-04 16:29:25下载
    积分:1
  • led_test
    在Quartus II 上编程的基于FPGA的LED显示实验(Programming in the Quartus II LED display experiment based on FPGA )
    2013-08-13 08:55:45下载
    积分:1
  • VGA
    FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)
    2013-11-22 09:14:35下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载