-
vend
自动售货机，根据所要的东西，自动收费，并进行找零(Vending machine, according to what you want to automatically charge and conduct Keep the change)
- 2010-01-10 16:56:54下载
- 积分：1
-
STOPWATCH
STOPWATCH FPGA SEVEN SEGMENT DISPLAY
- 2014-04-16 11:08:57下载
- 积分：1
-
Verilog编写的出租车计价程序
设计一个出租车计价器，共有三个输入，分别是启动开关、计时脉冲（25MHz）、行程脉冲（每 100 米 1 个脉冲）。 输出显示为付费金额。工作原理如下：
当启动开关闭合后，显示起车费 5 元。当行程小于 5 公里时，按照 5 元显示付费。 当超过 5 公里后， 开始按照行程增加应付车费，每公里按照 1 元计费，要求每 500 米增加 0.5 元进行加法累计，并显示应付车费总额。当出现停车等待时，按照每 2 分钟折合 1 公里计费， 要求每分钟增加 0.5 元进行加法累计，并显示应付车费总额。
- 2022-09-15 13:05:04下载
- 积分：1
-
85375524AGC
Matlab agc ʵ
- 2010-04-22 21:54:28下载
- 积分：1
-
contract
it is a filter contract VHDL .(it is a filter contract VHDL.)
- 2007-04-12 22:27:23下载
- 积分：1
-
LDPC_en-decoder-master
说明： LDPC的编解码的实现，适合初学者学习，大家可以多交流(The implementation of LDPC Encoding and decoding is suitable for beginners to learn)
- 2021-04-21 16:18:49下载
- 积分：1
-
gamefive
高精度小数除法器设计与实现。
在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。(Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.)
- 2017-01-01 17:32:25下载
- 积分：1
-
ram_test
说明： 对片内RAM进行读写操作，通过数据的写入和读出，对RAM的操作进行熟悉。(Read and write ram on chip, and get familiar with RAM operation through data writing and reading.)
- 2020-08-17 11:38:22下载
- 积分：1
-
counter
基于fpga的计数器模块 分频 可移植 完美实现(Perfect realization of frequency division and portability of counter module based on FPGA)
- 2020-06-20 21:00:01下载
- 积分：1
-
SD-Host-Controller-master
说明： sd卡的verilog代码，包含一些sd卡例程(SD card Verilog code, including some SD card routines)
- 2021-04-29 13:48:42下载
- 积分：1
|
联系客服（QQ：3324461878）
