登录
首页 » VHDL » 数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端...

数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端...

于 2022-04-28 发布 文件大小:801.00 B
0 174
下载积分: 2 下载次数: 1

代码说明:

数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。 -NC divider design : an adder counter, loading the initial count value, have different frequency output signal of the overflow. Counter overflow, the output"1 "Level, Overflow at the same time the"1 "level feedback to the counter input signal as loading; Otherwise output"0 "level.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 带同步复位信号的二分频VHDL 程序
    带同步复位信号的二分频VHDL 程序-synchronous reset signal with the two-frequency VHDL procedures
    2022-03-06 12:51:13下载
    积分:1
  • fulladd
    this files in Quartus2 are fulladder
    2016-05-17 16:38:42下载
    积分:1
  • FFT
    verilog xilinx IP实现FFT仿真(Verilog xilinx IP implementation FFT simulation)
    2017-03-14 00:15:29下载
    积分:1
  • jtag
    verilog语言编写的jtag(边界扫描模块),初学的时候可以看看(verilog language jtag (boundary scan module), a novice when you can look)
    2021-04-27 14:38:44下载
    积分:1
  • verilog111.rar
    verilog 的东西好好用的呢,那是verilog 学习者的必备东西哦(verilog things properly used it, it is an essential learners verilog things oh)
    2007-05-20 10:23:46下载
    积分:1
  • shuangerxuanyi
    说明:  quartusii软件仿真实验代码 双二选一(quartusii software simulation code for a pair of two elections)
    2010-04-10 12:02:49下载
    积分:1
  • RiscCpu
    Verilog-RISC CPU
    2008-11-30 22:05:57下载
    积分:1
  • VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据...
    VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据-IIS VHDL interface procedures, the Quartus II 6.0 compiled by the board can read data IIS
    2022-01-26 02:43:55下载
    积分:1
  • sin2
    fpga正弦波发生函数,可用于自动生成rom文件(fpga sine wave generating function)
    2011-05-08 22:48:08下载
    积分:1
  • SDRAM控制器源码,内含完整的控制器verilog源代码和测试代码,超值哈。...
    SDRAM控制器源码,内含完整的控制器verilog源代码和测试代码,超值哈。-This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1.
    2023-07-19 13:10:03下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载