网站首页

32 位 MIPS ALU 设计

于 2022-03-15 发布文件大小:115.20 kB

 0  133

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是简单的32位ALU的MIPS。它提供了五种操作如AND，OR，ADD，减去，SET不到。并且它具有32位的两个输入和32位的一个输出。并且它具有操作的检查溢出时，ADD或减去。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

RS_DesignNote
Reed-solomon decoder, encoder design note

2010-08-16 09:16:04下载

积分：1
1024point-fft--using-verilog-hdl
1024点快速傅里叶变换，使用verilog hdl硬件描述语言(1024point FFT，using verilog hdl)

2013-03-09 10:54:42下载

积分：1
bt656p
BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)

2020-12-09 12:09:19下载

积分：1
sd模型
完整的Verilog验证模型，包括设备完整的状态。(Complete verilog Verification Model)

2020-06-16 09:00:01下载

积分：1
ldpc_decoder_802_3an
802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，(802.3an ldpc code encoding, decoding the design, use of language VERILOG hdl, including test code,)

2021-02-14 15:29:49下载

积分：1
DE2_70_TV
de2 70 开发板的演示程序，verilog语言编写，视频输入输出(de2 70 development board demo program, verilog language written, video input and output)

2013-04-09 19:29:51下载

积分：1
FPGA按键延时模块 debounce
说明： FPGA按键延时模块，产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)

2020-06-22 04:20:02下载

积分：1
clock18div
Clock Divider, divfactor of 18

2015-03-24 18:04:49下载

积分：1
双电梯控制器
说明：使用verilog实现的双电梯控制器，1-9层，仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)

2020-06-17 11:44:27下载

积分：1
基于FPGA的电子琴的设计
暑期实习，基于FPGA的电子琴，任意分频。

2023-02-07 01:35:04下载

积分：1

696518资源总数
106182会员总数
24今日下载

32 位 MIPS ALU 设计

0 个回复

热门标签

热门下载