网站首页

In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...

于 2022-03-16 发布文件大小:463.34 kB

 0  111

下载积分: 2 下载次数: 1

我要下载

代码说明：

在Altera芯片2C35F672平台上的FFT程序，采用DSPBuilder5.0，生成Verilog文件。开发环境：QuartusII5.0。-In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Verilog file. Development Environment: QuartusII5.0.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

hssdrc IP核的可配置的通用SDRAM控制器的自适应银行…
HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline. HSSDRC IP core and IP core testbench has been written on SystemVerilog and has been tested in Modelsim. HSSDRC IP core is licensed under MIT License

2022-09-20 22:10:03下载

积分：1
clock
本程序实现数字钟系统，有整点报时功能，可显示切换年月日，定时功能(Digital clock system of this program, with the whole point timekeeping function, can display the date, the timing function)

2015-04-19 22:07:02下载

积分：1
138
用vhdl 语言实现138译码器，用vhdl 语言实现138译码器，(vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl )

2009-04-21 12:32:17下载

积分：1
16bit-multiplier
实现verilog16位乘法器，verilog新手(achieve 16-bit multiplier)

2021-04-01 21:09:08下载

积分：1
io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，...
io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，-io port VHDL code

2023-04-27 18:40:03下载

积分：1
DDR SDRAM information, interested to see friends down under
DDR SDRAM的资料，有兴趣的朋友可以下下来-DDR SDRAM information, interested to see friends down under

2022-07-22 04:07:30下载

积分：1
自适应均衡器
自适应均衡器

2022-07-13 15:30:18下载

积分：1
DPD_project
预失真算法中，包络解波部分的verilog代码，有部分错误(envelope calculation of DPD algorithm ，verilong HDL language)

2014-04-26 15:45:21下载

积分：1
DS18B20的FPGA实现
基于FPGA的温度传感器 DS18B20接口设计-FPGA DS18B20

2022-12-27 18:10:03下载

积分：1
VHDLgoldbook
VHDL黄金参考手册，能让你更好的学习了解VHDL语言(VHDL gold reference manual, can make you a better learn VHDL language)

2013-12-05 16:06:19下载

积分：1

696518资源总数
105895会员总数
18今日下载

In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...

0 个回复

热门标签

热门下载