登录
首页 » VHDL » 在 VHDL 乒乓 P 楚方法之后写的定时器模块

在 VHDL 乒乓 P 楚方法之后写的定时器模块

于 2022-03-06 发布 文件大小:3.02 kB
0 43
下载积分: 2 下载次数: 1

代码说明:

这是一个简单的定时器模块使用计数器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 实现FPGA硬件开发使用的加法器
    说明:  用于实现FPGA硬件开发使用的加法器,需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
    2020-06-22 03:20:01下载
    积分:1
  • 用Verilog做的SD卡控制器(有详细的注释)
    SDIO 接口,实现SD卡的控制器功能,带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)
    2020-06-16 22:00:01下载
    积分:1
  • XC3S700_UART_Test
    红色飓风3S700AN开发板UART测试例程(Red Hurricane 3S700AN ​ ​ development board UART test code)
    2013-07-12 00:34:31下载
    积分:1
  • xds100v3r2.0
    TI DSP XDS100V3仿真器原理图Rev2.0(TI DSP XDS100V3 schematic Rev2.0)
    2013-01-27 00:44:06下载
    积分:1
  • simple code of some kind of base decoder based on verilog
    simple code of some kind of base decoder based on verilog
    2022-01-26 06:31:39下载
    积分:1
  • MPU6050
    FPGA 控制MPU6050陀螺仪传感器,通过串口把数据打印出来(FPGA controls the MPU6050 gyroscope sensor and prints out the data through the serial port)
    2018-02-10 16:45:24下载
    积分:1
  • PID_Verilog
    说明:  之前一直找不到自学编写了一个,PID案例,分享下(I have been unable to find a self-taught, compiled a PID case, share under)
    2020-10-08 13:26:54下载
    积分:1
  • AXI总线接口控制代码
    本代码为简单AXI接口控制模块,具备数据的读写等传输功能,对总线传输学习者来说是很好的学习资料,可在此代码基础上进行更复杂功能接口的模块的开发。
    2022-08-15 09:53:12下载
    积分:1
  • cf_ad9649_ebz_edk_14_4_2013_03_19.tar
    说明:  ad9649的fpga驱动程序,FMC接口,基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)
    2020-06-28 14:00:02下载
    积分:1
  • DDR(双速率)SDRAM控制器参考设计,xilinx提供
    DDR(双速率)SDRAM控制器参考设计,xilinx提供-DDR (double data rate) SDRAM controller reference design for Xilinx
    2022-11-19 10:30:03下载
    积分:1
  • 696524资源总数
  • 103913会员总数
  • 34今日下载