网站首页

文章论述如何将向modelsim中添加仿真库，包括添加xilinx,altera,actel公司的仿真库的方法...

于 2022-02-13 发布文件大小:112.66 kB

 0  113

下载积分: 2 下载次数: 1

我要下载

代码说明：

文章论述如何将向modelsim中添加仿真库，包括添加xilinx,altera,actel公司的仿真库的方法-Article on how to add ModelSim simulation library, including the add xilinx, altera, actel the company

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

NIOS设计从入门到精通
nios大神进阶，一本非常好的FPGA书籍，从RTL到eclips(nios tech.a very good book learning FPGA tech.)

2018-06-04 11:39:01下载

积分：1
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法....
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法.-learning HDL Bencher generate test accumulation, and called directly ModelSim simulation methods.

2022-02-28 22:36:00下载

积分：1
VHDL的应用：USB
VHDL的应用：USB-BLASTER的原理图-VHDL FOR USB-BLASTER

2022-04-23 08:50:27下载

积分：1
ad7606
ADC7606的驱动代码，采用verilog实现(ADC7606 driver code, using Verilog to achieve)

2021-03-30 09:39:10下载

积分：1
内有LED译码器，汉明纠错译码器，地址译码器，最高优先译码器，双2－4译码器等VHDL的源代码...
内有LED译码器，汉明纠错译码器，地址译码器，最高优先译码器，双2－4译码器等VHDL的源代码-decoder, Hamming error correction decoder, address decoder, the highest priority decoder, dual 2-4 decoder such as VHDL source code

2022-12-30 11:40:03下载

积分：1
用VHDL的VGA控制
VHDL控制VGA 在显示器上显示图形，分辨率800X600，晶振50Mhz-VGA control with VHDL

2022-01-25 17:41:08下载

积分：1
基于FPGA的数字钟
1.设计一个具有24进制计时、显示、整点报时、时间设置和闹钟功能的数字钟，要求时钟的最小分辨率时间为1s。2.多功能数字钟系统功能的具体描述如下：计时：正常工作状态下，每日按24小时计时制计时并显示，蜂鸣器逢整点报时。校时：请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-05-23 08:48:32下载

积分：1
FPGA
基于FPGA的FFT处理器的实现，适合做fpga的工程技术人员参考-FPGA-based realization of the FFT processor, suitable for the engineering and technical personnel fpga reference

2022-09-26 01:05:03下载

积分：1
2022-03-20 01:15:24下载

积分：1
Single_cpu
单周期CPU自己课程大作业做的，亲测好用，verilog语言，适用vivado(Single cycle CPU course to do, pro - use, Verilog language, suitable for vivado)

2017-12-29 20:15:48下载

积分：1

696516资源总数
106571会员总数
2今日下载

文章论述如何将向modelsim中添加仿真库，包括添加xilinx,altera,actel公司的仿真库的方法...

0 个回复

热门标签

热门下载