-
hm
说明： 汉明编码和解码的硬件描述语言（verilog），其被编解码的数据为M序列。
建议运行软件为Quartus.(failed to translate)
- 2011-05-08 15:19:39下载
- 积分：1
-
RISC
RISC-DSP组合处理器设计优化[1].-RISC-DSP processor design portfolio optimization [1].
- 2022-05-20 00:30:12下载
- 积分：1
-
cyc2_cii5v1
这是1C6开发板上元件的具体资料。此开发板有掉电不丢失程序的功能，就是靠着几个芯片(development board components specific information. This development board is not lost restart procedures, it was relying on a few chips)
- 2007-02-15 10:22:14下载
- 积分：1
-
内有LED译码器，汉明纠错译码器，地址译码器，最高优先译码器，双2－4译码器等VHDL的源代码...
内有LED译码器，汉明纠错译码器，地址译码器，最高优先译码器，双2－4译码器等VHDL的源代码-decoder, Hamming error correction decoder, address decoder, the highest priority decoder, dual 2-4 decoder such as VHDL source code
- 2022-12-30 11:40:03下载
- 积分：1
-
cordic_dds
采用CORDIC算法的直接数字频率合成器的设计(CORDIC algorithm uses direct digital frequency synthesizer design)
- 2015-08-18 16:15:17下载
- 积分：1
-
M4A564/32 CPLD VHDLＡ程序，调试可用,51扩展.
M4A564/32 CPLD VHDLＡ程序，调试可用,51扩展.-M4A564/32 CPLD VHDLA procedures, debugging is available, 51 to expand.
- 2023-08-25 16:25:03下载
- 积分：1
-
Xilinx的FPGA开发DEMO例程，功能相对来说比较全面，适合新手参考。...
Xilinx的FPGA开发DEMO例程，功能相对来说比较全面，适合新手参考。-Xilinx FPGA development DEMO routines, function relatively comprehensive reference suitable for novice.
- 2022-02-21 21:55:12下载
- 积分：1
-
2D4N_com
2维4节点的UEL单元，嵌入UMAT，采用j2 mises屈服准则(2d4nodes uel elements, with umat codes, and j2 mises flow rule)
- 2014-06-04 20:43:21下载
- 积分：1
-
farrow
该程序实现多项式分数延迟（farrow）的设计。(The program polynomial fractional delay (farrow) design.)
- 2014-12-11 10:21:39下载
- 积分：1
-
lab6-3-8DECODER
数字设计和计算机体系结构：用verilog语言描述3-8译码器的设计与实现(Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation)
- 2016-10-24 17:20:07下载
- 积分：1
