登录
首页 » VHDL » 采用systemc语言设计了一个状态机,主要包括两个进程,仿真结果表明状态机可以正常工作...

采用systemc语言设计了一个状态机,主要包括两个进程,仿真结果表明状态机可以正常工作...

于 2022-03-17 发布 文件大小:4.10 MB
0 168
下载积分: 2 下载次数: 1

代码说明:

采用systemc语言设计了一个状态机,主要包括两个进程,仿真结果表明状态机可以正常工作-Systemc language designed using a state machine, mainly consists of two processes, the simulation results show that the state machine can work properly

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 键盘输入串口输出显示字符,通过串口显示键盘输入的字符
    键盘输入串口输出显示字符,通过串口显示键盘输入的字符-Keyboard input serial output display characters, the keyboard input through serial display characters
    2022-04-13 11:20:18下载
    积分:1
  • frequence1
    基于FPGA的等精度数字频率计,包含FPGA和单片机通信程序,解释非常详细。经过调试成功。(FPGA-based Precision Digital frequency meter, including FPGA and MCU communication program, explained in great detail. After successful commissioning.)
    2020-10-30 20:29:56下载
    积分:1
  • 数字信号处理的FPGA实现-第三版-verilog源程序
    数字信号处理的FPGA实现, 包括了FPGA基础知识,浮点运算,信号处理的FIR FFT等,附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contains the source code)
    2017-08-06 17:38:33下载
    积分:1
  • Nut
    UG二次开发,课程作业,研究生,学习,初学者,打孔,复杂体,阵列 UG C program,homework,student,study,first,hole,complex,many( UG C program,homework,student,study,first,hole,complex,many)
    2015-01-15 12:26:29下载
    积分:1
  • Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核...
    Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核-Verilog prepared DM9000A the IP core network card, altera company sent DE2 System source of nuclear
    2022-02-06 18:05:18下载
    积分:1
  • clock for spartan 3 evaluatoin board
    clock for spartan 3 evaluatoin board
    2022-02-28 19:30:52下载
    积分:1
  • Reread-machine-program
    通过凌阳16位单片机实现复读机的应用的程序。(By Sunplus 16-bit MCU repeater application process.)
    2011-07-30 16:09:07下载
    积分:1
  • VHDL 基础语法篇
    VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言,具有结构严谨、描述能力强的特点,由于 VHDL语言来源于C、Fortran等计算机高级语言,在VHDL语言中保留了部分高级语言的原 语句,如if语句、子程序和函数等,便于阅读和应用。具体特点如下: 1. 支持从系统级到门级电路的描述,既支持自底向上(bottom-up)的设计也支持从顶向下 (top-down)的设计,同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体(entity)和结构体(architecture),实体包含设 计系统单元的输入和输出端口信息,结构体描述设计单元的组成和行为,便于各模块之间数 据传送。利用单元(componet)、块(block)、过程(procure)和函数(function)等语句, 用结构化层次化的描述方法,使复杂电路的设计更加简便。采用包的概念,便于标准设计文 档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
    2020-06-20 14:20:01下载
    积分:1
  • 用例化语句和case语句编写的全加器的VHDL描述。
    用例化语句和case语句编写的全加器的VHDL描述。-Of statements were prepared using the full adder of the VHDL description.
    2022-01-26 02:45:15下载
    积分:1
  • 本设计可直接用作时钟计数器
    本设计可直接用作时钟计数器,同时有调时,定时功能。 Led[3:0]显示秒钟的变化情况。 func用作计时,调时,定时功能转换。 Ledarrive用于提示计时时间已到。 change可使秒钟在数码管显示。 plus键在调时计时时使时钟加一。 shift用于调时计时时分计时与时计时的调整转换。
    2022-12-28 21:25:04下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载