登录
首页 » VHDL » ad9983的检测视频信号的code及其project 用的是xilinx 的virtex4 但不包括I2C...

ad9983的检测视频信号的code及其project 用的是xilinx 的virtex4 但不包括I2C...

于 2022-03-17 发布 文件大小:5.76 MB
0 129
下载积分: 2 下载次数: 1

代码说明:

ad9983的检测视频信号的code及其project 用的是xilinx 的virtex4 但不包括I2C-ad9983 test video signal code and the project using a xilinx the virtex4 but does not include I2C

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用,介绍如下: Chapter3:schematic和vhdl文件夹,分...
    这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用,介绍如下: Chapter3:schematic和vhdl文件夹,分别是数字钟设计的原理图文件和VHDL程序; Chapter4:multiplier文件夹,串并乘法器设计程序(提示:先编译程序包); Chapter5:sci文件夹,串行通信接口设计程序; Chapter6:watchdog文件夹,看门狗设计程序; Chapter7:taxi文件夹,出租车计价器设计程序; Chapter8:elevator文件夹,高层电梯控制器设计程序; Chapter9:cymometer1和cymometer2文件夹,前者是计数测频设计程序,后者是等精度测频设计程序; Chapter10:digital_lock文件夹,数字密码锁设计程序; Chapter11:I2C文件夹,I2C控制器设计程序; Chapter12:fifo文件夹,异步FIFO设计程序; Chapter13:dds文件夹,数字频率合成设计程序; Chapter14:vLA文件夹,虚拟逻辑分析仪设计程序。 -this book includes 12 detail examples of the source program
    2023-04-08 00:15:03下载
    积分:1
  • 设计含异步清零和同步时钟使能的加法计数器
    设计含异步清零和同步时钟使能的加法计数器-Clear design with asynchronous and synchronous clock so that the adder counter
    2023-03-27 21:05:03下载
    积分:1
  • 基于DE2-70开发板的VGA接口实现程序
    基于DE2-70开发板的VGA接口实现程序,可在VGA屏幕上显示800*600分辨率的图像,刷新频率60Hz
    2022-03-12 13:00:51下载
    积分:1
  • VHDL--VGA
    此VHDL语言程序可以控制液晶屏幕任意动画播放(The VHDL language program can control the LCD screen any animation)
    2015-03-27 18:44:28下载
    积分:1
  • baud
    说明:  将外部的输入的6Mhz的信号分成为频率为153600hz的信号(The external input signal divided into 6Mhz 153600hz signal frequency)
    2010-04-11 23:16:18下载
    积分:1
  • 利用VHDL语言设计一个分频器,输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...
    利用VHDL语言设计一个分频器,输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024
    2022-06-02 16:58:00下载
    积分:1
  • 电子表,实现计时记分计秒的功能,同时可以对时分秒进行校正,实现调时功能。...
    电子表,实现计时记分计秒的功能,同时可以对时分秒进行校正,实现调时功能。-Electronic watches, time points of dollars to achieve a second function, at the same time when the minutes and seconds can be calibrated to achieve when the transfer function.
    2022-06-03 13:45:21下载
    积分:1
  • SPI的VHDL程序,经过quartus验证的,不错!
    SPI的VHDL程序,经过quartus验证的,不错!-SPI of the VHDL program, after verification quartus, yes!
    2022-12-07 04:00:03下载
    积分:1
  • SDRAM
    基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)
    2018-01-16 11:24:03下载
    积分:1
  • codings
    wavelet transform of a signal,it is important and useful code to trans form frequency to time domain
    2013-11-10 15:10:32下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载