-
i2c
本文研究的IIC总线控制器具有如下特征
1.兼容飞利浦I2C标准，以主机模式与外围设备进行数据通信，对IIC从机模型进行读/读，读/写，写/写，写/读[18]。
2.多主操作
3.软件可编程时钟频率
4.时钟拉伸和等待状态生成
5.软件可编程确认位
6.时钟同步设计
7.仲裁中断丢失，自动转移取消
8.开始/停止/重复启动检测/确认生成
9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics.
1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18].
2. Multiple Main Operations
3. Software programmable clock frequency
4. Clock stretching and waiting state generation
5. Software Programmable Confirmation Bit
6. Clock Synchronization Design
7. Loss of arbitration interruption and cancellation of automatic transfer
8. Start/Stop/Repeat Start Detection/Verification Generation
9. Bus busy detection)
- 2019-06-18 12:18:10下载
- 积分：1
-
用Actel公司的Fusion系列FPGA开发的LCD实验程序
用Actel公司的Fusion系列FPGA开发的LCD实验程序-Fusion with Actel s FPGA development series LCD Experimental procedures
- 2022-03-18 21:57:28下载
- 积分：1
-
total
一个简单的后台模板，主要为贵金属直播室有喊单等功能类型的。
ps：由于涉及到iframe本地跨域问题，因此查看时请在服务器上进行审阅。(A simple background template, mainly for the precious metal living room, such as the type of function.
PS: as a result of the local cross domain problem involved in the iframe, so check it out on the server.)
- 2015-11-18 09:00:49下载
- 积分：1
-
FIR 滤波器的设计
在实现 OFDM 中，必须有筛选器，以提高无线电信号的质量。一般情况下，筛选器应用于 OFDM 的类型是 FIR 滤波器。FIR 滤波器是方便使用，因为线性相位的未来。所以，我研究它与实现 FIR 滤波器 VHDL 语言一轮。这段代码是完全测试。但我是节约资源的 FPGA 改进范围。
- 2022-02-10 03:42:42下载
- 积分：1
-
HDL的例子源代码3 / 5
HDL example source code 3/5
jkff_a
- 2022-07-26 15:52:59下载
- 积分：1
-
interrupt
对于中断技术有非常详细的讲解，带图片完整版(Technology for the interruption of a very detailed explanation, with pictures full version)
- 2009-11-11 17:56:33下载
- 积分：1
-
VHDL实现交通灯
VHDL实现交通灯-VHDL traffic lights
- 2022-04-07 20:09:13下载
- 积分：1
-
lsd
按键控制LED流水灯；按键1按下前8个灯从左到右依次点亮，按键2按下中间前8个灯从左到右依次点亮，按键3按下所有灯全亮(Water control button LED lights sequentially lit buttons the eight lights left to right 1 Press button 2 press from left to right is lit in the middle eight lights, key 3 Press All full bright light)
- 2012-10-17 18:23:36下载
- 积分：1
-
UART_RX_
说明： fpga串口的发送程序基于verilog语言拿走不用谢。(The sending program of FPGA serial port is based on Verilog language.)
- 2020-06-18 04:00:01下载
- 积分：1
-
zong
说明： quartusII 9.1，位同步提取电路，可以实现位同步时钟提取，其中包括分频器，和由D触发器以及与门组成的鉴相器模块。(Quartus II 9.1, bit synchronous extraction circuit, can realize bit synchronous clock extraction, including frequency divider, phase discriminator module composed of D trigger and and gate.)
- 2020-01-11 13:40:31下载
- 积分：1
