网站首页

循环冗余校验码(试验报告)

于 2022-03-18 发布文件大小:49.86 kB

 0  128

下载积分: 2 下载次数: 2

我要下载

代码说明：

循环冗余校验码(试验报告)-Cyclic Redundancy Check (pilot reports)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

rs-codec(255-223)
这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。(This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.)

2021-05-13 00:30:02下载

积分：1
基于FPGA的VHDL的电子琴
自己去年做的实训项目，基于FPGA的VHDL的电子琴，可实现自动演奏与手动演奏，手动演奏是用PS2键盘听过按键来实现电子琴的发音，并且用VGA显示音符与音键，本设计采用模块化设计，底层使用代码，通过例化成原理图，最终在底层实现原理图之间的连接。

2023-03-08 06:35:04下载

积分：1
beep 123456
实现beep发出1234567的音乐声音-beep 123456

2022-03-21 11:58:28下载

积分：1
flash_test_24
说明：实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)

2020-06-18 20:00:02下载

积分：1
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench-pll.vhd : PLL written in VHDL hardware language. pllTB.vhd is a test program for pll.vhd.

2022-01-27 08:43:52下载

积分：1
2022-01-25 14:18:53下载

积分：1
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)

2013-12-23 10:12:52下载

积分：1
mun_base
说明： adfvff f fdfs f dvdsz dz vdzsvd hdfdgvaz

2019-03-28 07:33:03下载

积分：1
VHDL参考程序，他们的初学者参考使用
vhdl参考程序，供初学者参考使用-VHDL reference procedures, their use and reference for beginners

2022-04-19 08:23:59下载

积分：1
LMS算法从opencourse
本文详细介绍了我们的电气工程项目；

2022-03-01 15:10:31下载

积分：1

696518资源总数
105895会员总数
18今日下载

循环冗余校验码(试验报告)

0 个回复

热门标签

热门下载