登录
首页 » VHDL » 通过VHDL语言的例子,通过乒乓球运动FPGA原型楚原型(1章)

通过VHDL语言的例子,通过乒乓球运动FPGA原型楚原型(1章)

于 2022-03-18 发布 文件大小:1.37 kB
0 310
下载积分: 2 下载次数: 1

代码说明:

应用背景FPGA原型的VHDL例子提供一系列清晰,易于遵循的快速代码开发模板;大量的实际例子来说明和强化的概念和设计技术;现实可实施的项目和测试在Xilinx原型板;深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • goertzel
    goertzel stuff. contains matlab files and different explanations of how it is used for DTMF decoding.
    2009-10-15 23:03:55下载
    积分:1
  • ReliabilityByFORM
    first order reliability method
    2014-07-21 16:59:32下载
    积分:1
  • suoxianghuan
    常用的锁相环技术,此程序是我在设计高频电路中运用的,具体见程序,经调试无问题(Commonly used phase-locked loop technology, this program is in the design I used in high-frequency circuits, see the specific procedures, no problem by debugging)
    2008-08-19 12:02:31下载
    积分:1
  • 08EE06EDA 实验 4(VHDL 状态机设计_序列检测器)6/7/2008
    08EE06EDA 实验 4(VHDL 状态机设计_序列检测器)6/7/2008-design thesis requirement by vhdl
    2022-03-29 09:41:25下载
    积分:1
  • module_dem
    用verilog编写的信号调制解调程序,包括ask,fsk,qpsk的fpga实现(Prepared using verilog signal modulation and demodulation process, including ask, fsk, qpsk of fpga implementation)
    2009-10-14 14:47:30下载
    积分:1
  • CORDIC 代码
    Xilinx CORDIC 算法 MATLAB Verilog仿真(arctan.m Kn.m sin_cos.m MATLAB Verilog)
    2019-03-27 09:53:35下载
    积分:1
  • rs232_receiver
    RS232接收程序 无奇偶校验位 并行输出8位数据与data_ready数据准备好信号(RS232 receive procedures without parity 8-bit parallel output data and data ready signal data_ready)
    2009-07-06 19:56:52下载
    积分:1
  • GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件
    GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel
    2022-03-24 15:17:02下载
    积分:1
  • FPGASPI
    FPGA SPI 主要模块全部涵盖 时序解释 与DSP通信(FPGA SPI Timing interpretation covering all main modules communicate with the DSP)
    2020-12-09 13:49:20下载
    积分:1
  • adder32
    原理图输入法制作的32位加法器。。。。。。。。(adder32)
    2009-12-29 19:32:52下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载