登录
首页 » VHDL » 参数化 FFT

参数化 FFT

于 2022-03-16 发布 文件大小:11.20 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

我在这里附上该程序用于计算数组中的 fft。这里的蝴蝶是首次描述即基本关闭 fft 逻辑。一套是包括包含有可从与复杂的有符号类型转换的功能。Fft_engine 是为实现逻辑的主要程序。 也还会创建用于存储旋转因子在 fpga 上的 vhdl 代码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 阶梯波程序
    LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ladder IS PORT(clk,reset:IN STD_LOGIC;
    2023-07-31 13:05:03下载
    积分:1
  • fffffff
    如上图所示, Rst是低电平有效的系统复位信号,Clk是时钟信号。AB[5:0]是地址信号,DB[7:0]是数据信号,wr是低电平有效的写信号。start是启动信号。 模块中有一个64x8的双端口的存储器。系统复位结束后,可以通过AB、DB和wr信号向同步存储器写入数据。当写入64个数据后,给出一个Clk周期宽度的脉冲信号start,则系统从存储器0地址处开始读出数据,读出的8位数据从低位开始以3位为一组,每个时钟周期输出一组,即第一个时钟周期输出[2:0]位,第二个时钟周期输出[5:3]位,第三个周期输出1地址的[0]位和0地址的[7:6]位,直至将存储器中64x8数据全部输出。若最后一组不足三位,则高位补0。 (As shown above, Rst is an active-low system reset signal, Clk is a clock signal. AB [5: 0] is the address signal, DB [7: 0] is the data signal, wr write signal is active low. start is the start signal. Module in a dual port memory of 64x8. After the reset, you can write data to the synchronous memory by AB, DB and wr signals. When data is written to 64, given the width of a pulse signal Clk cycle start, the system begins to read the memory address 0, 8 data read out a low starting with three as a group, each clock outputs a set period, which is the first clock cycle of the output [2: 0] bits, the second clock cycle output [5: 3] position, the third cycle of the output of an address [0] and 0 address [7 : 6] bit, until all the data in memory 64x8 output. If the last group of less than three, the high 0s.)
    2020-11-04 20:39:51下载
    积分:1
  • FPGA
    基于FPGA的视觉电生理图像刺激系统的设计(Based on the design of FPGA visual electrophysiology image stimulation system)
    2013-03-08 17:09:29下载
    积分:1
  • Apply-of-turbo-code-in-LTE
    turbo码在LTE中的实现,并在fpga中得到了实现(turbo code in LTE implementations, and have been achieved in fpga)
    2021-01-14 20:28:46下载
    积分:1
  • lab4
    说明:  lab report for lab 4
    2019-04-17 21:17:08下载
    积分:1
  • Muliplexer
    说明:  Multiplexer 4 to 1 on Modelsim
    2020-10-14 13:56:09下载
    积分:1
  • CPU
    十一和通过vivado实现多周期cpu,各种作业再里面包含了(Realizing multi period CPU)
    2020-12-29 10:19:00下载
    积分:1
  • capture-using-SCCB-and-FPGA
    利用SCCB和FPGA实现视频采集的论文,对相关开发人员具有很强的参考价值! (FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value ! )
    2013-09-29 15:37:52下载
    积分:1
  • led_water
    酷睿系列流水灯通用程序,来回往返流水,点亮led(ledwater for ep2c8q208c8)
    2017-11-11 00:57:15下载
    积分:1
  • 2022-01-25 14:18:53下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载