登录
首页 » VHDL » SDRAM控制器设计代码

SDRAM控制器设计代码

于 2022-03-21 发布 文件大小:2.20 MB
0 157
下载积分: 2 下载次数: 1

代码说明:

SDRAM控制器设计代码,我们写的SDRAM控制器是肯定包括初始化、读操作、写操作及自动刷新这些操作的,既然这样,我们就可以给每一个操作写上一个模块独立开来,这样也便于我们每个模块的调试,显然这种思路是正确的。那怎么让我们的各个模块工作起来呢,虽然都是独立的模块,但很显然这几个模块之间又是相互关联的。就拿上面刚才说的那个情况来讲,如果SDRAM需要刷新了,而SDRAM却正在执行写操作,那我们刷新模块与写模块之间怎么进行控制呢?这个问题解决了,读模块与刷新模块之间的这个问题也可以很轻松的解决。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Constant_PQ_Microgid_matlab
    逆变器并网发电的主要是逆变器输出正弦波电流的控制技术,要求与电网同频同相的电流,此matlab模型中使用锁相环技术,恒功率控制,LCL滤波器技术使达到并网要求(Constant_PQ_Microgid )
    2021-04-02 10:09:07下载
    积分:1
  • FIFO程序,适用FPGA仿真的代码,有一定的价值
    FIFO程序,适用FPGA仿真的代码,有一定的价值-FIFO
    2022-08-10 12:12:14下载
    积分:1
  • walsh
    沃尔什函数发生器工程文件,Quartus Ⅱ 13.0版本(Walsh Function Generator)
    2020-07-03 08:20:01下载
    积分:1
  • vhdl code for counterand detemines how counter works
    vhdl code for counterand detemines how counter works
    2023-03-20 20:40:03下载
    积分:1
  • vhdl交通灯实验报告
    vhdl交通灯实验报告-VHDL traffic lights Experimental Report
    2022-02-13 04:55:13下载
    积分:1
  • sdr
    全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中 的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对 设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪 SignalTapⅡ的硬件实际测试,(The Research and FPGA Implement of All Digital OQPSK Demodulation Algorithms )
    2020-06-30 18:00:01下载
    积分:1
  • fft64
    使用两个8点FFT完成64-point FFT(64-point FFT)
    2013-01-15 04:57:52下载
    积分:1
  • Quartus中实现的DDS 使用的是altera提供的IP core
    Quartus中实现的DDS 使用的是altera提供的IP core-DDS achieved Quartus using IP core provided by altera
    2022-07-12 10:39:19下载
    积分:1
  • 基于Nios II开发板的VGA控制器的DE1控制…
    基于NIOS II 的DE1开发板的VGA 控制器VGA控制模块主要控制VGA模块的开始和其运行的状态,需要写一个Avalon 从端口响应CPU的控制信号,继而控制整个模块的运行,-Based on the DE1 of the NIOS II development board VGA controller to control the VGA module VGA main control module and its operation began, and the need to write a response to Avalon from the CPU ports of the control signal, and then control the operation of the entire module,
    2023-07-07 19:50:03下载
    积分:1
  • 卡内基梅陇大学verilog课程讲义-unlocked
    verilog讲义 卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)
    2020-06-20 18:00:02下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载